=== PERANCANGAN RANGKAIAN KOMBINASIONAL ===

Transkripsi

1 TKNIK IITL === PRNNN RNKIN KOMINSIONL === Rangkaian logika atau igital apat ibagi menjai 2 bagian yaitu:. Rangkaian Kombinasional, aalah suatu rangkaian logika yang keaaan keluarannya hanya ipengaruhi oleh keaaan masukannya saja. Masukan Rangkaian Kombinasi Keluaran 2. Rangkaian Sekuensial, aalah rangkaian logika yang keaaan keluarannya ipengaruhi oleh konisi masukan an konisi rangkaian saat itu. Variabel Masukan Keaaan sekarang Rangkaian Sekuensial Keluaran Keaaan selanjutnya eberapa rangkaian kombinasional yang biasa igunakan aalah multiplexer, emultiplexer, encoer, ecoer, half aer, full aer, half substractor, full substractor, comparator, river, converter, an lain-lain. Langkah-langkah alam perancangan rangkaian kombinasional:. Penjabaran ie. 2. Menentukan jumlah variabel masukan an keluaran yang ibutuhkan. 3. Mengimplementasikan ie ke alam tabel kebenaran. 4. Penyeerhanaan fungsi oolean. 5. Implementasikan ke alam rangkaian logika. ontoh : Perancangan pengatur suhu paa suatu ruangan prouksi. Langkah : Penjabaran ie Untuk menjaga suhu suatu ruangan prouksi i suatu inustri iperlukan sistem alarm. Konisi normal temperatur (T) alam ruangan tersebut aalah 2, tekanan (P) 5 atm an kelembaban () %. Sistem alarm akan berbunyi bila temperatur < 2 an tekanan < 5 atm serta kelembaban > %, atau < 2 an tekanan > 5 atm serta kelembaban < %, atau > 2 an tekanan < 5 atm serta kelembaban > %, atau > 2 an tekanan > 5 atm serta kelembaban < %. Sistem alarm tersebut igunakan oleh komputer sebagai sinyal masukan untuk mengembalikan konisi ruangan menjai konisi normal kembali. Langkah 2: Jumlah variabel masukan an keluaran yang ibutuhkan Nampak bahwa masukan aa 3 variabel yaitu temperatur (T), tekanan (P), kelembaban () an variabel keluaran yaitu konisi alarm untuk sistem alarm. Sehingga ibutuhkan 3 sensor sebagai masukan untuk meneteksi keaaan 3 variabel tersebut. Langkah 3: Mengimplementasikan ie ke alam tabel kebenaran imisalkan tabel kebenaran untuk sensor yaitu: a). Y = yang berarti alarm iam. b). Y = yang berarti alarm menyala. Teknik lektro U RLi orp.

2 TKNIK IITL Syarat agar alarm berbunyi: Konisi sensor Nilai Logika bekerja Temperatur ( T ) < 2 2 Tekanan ( P ) < 5 atm 5 atm Kelembaban ( ) < % % Konisi larm ( Y ) Temperatur ( T ) Tekanan ( P ) Kelembaban ( ) < 2 ( nilai = ) < 5 atm ( nilai = ) % ( nilai = ) < 2 ( nilai = ) 5 atm ( nilai = ) < % ( nilai = ) 2 ( nilai = ) < 5 atm ( nilai = ) % ( nilai = ) 2 ( nilai = ) 5 atm ( nilai = ) < % ( nilai = ) Selain konisi i atas, nilai logika alarm ( Y ) aalah, maka tabel kebenaran apat ibuat untuk 3 variabel masukan an variabel keluaran. Tabel kebenaran: No. T P larm ( Y ) Langkah 4: Penyeerhanaan fungsi alarm TP T P T P T P T P P P Y(T,P,) = P + P Langkah 5: Implementasikan ke alam rangkaian logika P lok iagram P lat Kenali Suhu Ruangan Prouksi Y Teknik lektro U RLi orp. 2

3 TKNIK IITL ontoh 2: Perancangan fungsi matematik (x) = 3x + ; x = {,,2,3}. Langkah : Penjabaran ie kan irancang sebuah fungsi matematik (x) = 3x +, engan nilai x ibatasi paa x =,, 2, an 3 saja, maka ie tersebut apat ibuat alam sebuah tabel sebagai berikut: x (x) Langkah 2: Jumlah variabel masukan an keluaran yang ibutuhkan Nampak paa tabel bahwa nilai x an (x) menggunakan sistem bilangan esimal, karena itu ibutuhkan konversi sistem bilangan esimal ke sistem bilangan biner. Nilai masukan x maksimum 3, apat iwakili oleh 2 variabel biner x an x 2 (karena 2 2 = 4) seangkan nilai keluaran (x) maksimum apat iwakili oleh 4 variabel (karena 2 4 = 6 > ), jai 2 variabel masukan x an x 2 serta empat variabel keluaran yang ibutuhkan. Langkah 3: Mengimplementasikan ie ke alam tabel kebenaran erasarkan ata paa keua langkah i atas, maka apat ibuat tabel kebenaran yang baru, yaitu sebagai berikut: esimal Masukan iner Keluaran iner x x x 2 (x) Langkah 4: Penyeerhanaan fungsi alam bentuk SOP (setelah iseerhanakan). = x x 2 ; = x x 2 + x x 2 ; = x x 2 + x x 2 ; = x x 2 + x x 2 Langkah 5: Implementasi ke alam rangkaian logika x x 2 x x 2 lok iagram x 2 x (x) = 3x + Teknik lektro U RLi orp. 3

4 TKNIK IITL Komparator Komparator aalah rangkaian logika yang berfungsi untuk membaningkan keaaan logika input-inputnya. Jenis komparator biner teriri ari: ). Non-quality omparator Rangkaian logika yang memberikan keaaan keluarannya tinggi jika keaaan masukan-masukannya berbea. Tabel Kebenaran: X = + erasarkan tabel kebenaran apat ibuat persamaan keluarannya: a). entuk SOP X = + atau X(,) = m (,2) b). entuk POS X = ( + ) ( + ) atau X(,) = M (,3) pabila ilakukan operasi komplemen gana an memberlakukan teorema e Morgan, maka apat iperoleh suatu bentuk gerbang NN an NOR. a). entuk NN iapat engan cara sebagai berikut: X = + X X. b). entuk NOR iapat engan cara sebagai berikut: X = ( + ) ( + ) X ( )( ) X ( ) ( ) Rangkaian non-equality comparator apat iimplementasikan pula engan gerbang X-OR, engan persamaan logikanya X = Simbolnya: X = + 2). quality omparator Rangkaian logika yang memberikan keaaan keluarannya tinggi jika keaaan masukan-masukannya sama. Tabel Kebenaran: X = + Teknik lektro U RLi orp. 4

5 TKNIK IITL erasarkan tabel kebenaran apat ibuat persamaan keluarannya: a). entuk SOP X = + atau X(,) = m (,3) b). entuk POS X = ( + ) ( + ) atau X(,) = M (,2) pabila ilakukan operasi komplemen gana an memberlakukan teorema e Morgan, maka apat iperoleh suatu bentuk gerbang NN an NOR. a). entuk NN iapat engan cara sebagai berikut: X = + X X. b). entuk NOR iapat engan cara sebagai berikut: X = ( + ) ( + ) X ( )( ) X ( ) ( ) Rangkaian equality comparator apat iimplementasikan pula engan gerbang X- NOR, engan persamaan logikanya X = Simbolnya: X = + X = + Setengah Penambah (Half er) Setengah penambah (Half er) merupakan suatu rangkaian penambah biner -bit atau rangkaian penjumlah yang tiak menyertakan bawaan sebelumnya (previous carry) paa masukannya. Untuk merancang rangkaian Half er (H) iperlukan tabel kebenaran penjumlahan -bit, sebagai berikut: Masukan Keluaran = + = simpan erasarkan tabel kebenaran an gerbang X-OR, maka = an =. Rangkaian Half er an blok iagramnya sebagai berikut: Perlu iingat gerbang X-OR, keluarannya bernilai bila jumlah logika bernilai paa masukannya ganjil. Half er Teknik lektro U RLi orp. 5

6 TKNIK IITL Penambah Penuh (ull er) Sekarang perhatikan persoalan penambah biner berikut: a) b) Paa contoh (a) masih bisa iselesaikan engan H untuk menambah biner. Tetapi paa contoh (b), suah tiak bisa iselesaikan engan H. Karena itu pula aturan lagi khususnya untuk hal + +. Hal ini menyatakan bahwa suatu H tiak akan bekerja bila muncul keaaan bawaan masuk. Karena itu iperlukan rangkaian baru yang isebut engan ull er (penambah penuh). Rangkaian mempunyai tiga masukan yang itambahkan an ua keluaran yaitu an o seperti paa tabel kebenaran berikut: Tabel Kebenaran ull er Masukan Keluaran in o + + n Sum Jawab keluar Kolom keluaran jumlah ( ) apat itulis sebagai berikut: = in in = bawaan masuk Kolom keluaran bawaan keluar o iseerhanakan engan cara K-map Teknik lektro U RLi orp. 6

7 TKNIK IITL in in in in o = = = Rangkaian an simbol lok itunjukkan oleh gambar i bawah ini menunjukan rangkaian yang ibuat ari ua buah H. Rangkaian Simbol lok Rangkaian Rangkaian yang ibuat ari ua buah H Penjumlahan Paralel Penambahan biner apat ikerjakan engan ua teknik yang berbea. Yaitu engan cara menambah seri (H an ) atau penambahan paralel (yang rangkaiannya akan ibuat) perhatikan proses penambahan berikut: Teknik lektro U RLi orp. 7

8 TKNIK IITL Jai semula + an bawaan keluar menjai bawaan masuk paa proses penambahan keua an 2 2 menjai bawaan masuk paa proses penambahan ketiga an 3 3 menjai bawaan masuk paa proses penambahan keempat an 4 4 menjai suatu overflow (luapan) erasarkan proses tersebut apat buat rangkaian penambah parallel 4-bit yang iilustrasikan paa gambar ibawah ini. Rangkaian penambah parallel 4-bit Rangkaian ini menggunakan sebuah H an untuk melakukan perhitungan aritmatik menstanarkan rangkaian an untuk melakukan perhitungan aritmatik yang kompleks, rangkaian tersebut iperbaharui engan menggunakan empat buah. Untuk membuat pertama beroperasi seperti H, maka masukan in paa pertama ibumikan (logika O). rangkaian yang baru ini akan beroperasi secara tepat seperti moel lama. ambar berikutnya aalah rangkaian penambah parallel 4-bit yang baru yaitu yang terbuat ari empat buah. Rangkaian penambah parallel 4-bit mengunakan semua Teknik lektro U RLi orp. 8

9 TKNIK IITL Multiplexer Multiplexer aalah rangkaian logika yang berfungsi untuk memilih salah satu ata masukan ari beberapa (n) ata, guna ikirimkan engan hanya melalui satu saluran keluaran saja. Multiplexer isebut juga sebagai T SLTOR, karena pemilihan informasi ilakukan oleh selektor (, 2,, n). ila banyaknya selektor yang igunakan aalah n- buah, maka jumlah maksimal ata yang akan ipilih aalah 2 n buah. lok iagram ari multiplexer sebagai berikut: 2 n Multiplexer Selektor Y 2 n ontoh: Paa multiplexer 4 to, untuk 4 ata yang akan ipilih iperlukan 2 selektor, karena 2 2 = 4. Tabel kebenaran an blok iagramnya sebagai berikut: Selektor ata ata yang terpilih 3 2 Y Multiplexer 4 to Selektor Y erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut: Y 2 3, untuk implementasi rangkaian logikanya aalah sebagai berikut: 2 Y 3 Teknik lektro U RLi orp. 9

10 TKNIK IITL Multiplexer nable Jenis multiplexer ini mempunyai masukan enable yang berguna untuk mengatur kerja ari unit. ila enable ( ) =, maka multiplexer bekerja normal. ila enable ( ) =, maka multiplexer tiak bekerja. ara kerja multiplexer ini nampak paa tabel kebenaran sebagai berikut: nable Selektor ata ata yang terpilih 3 2 Y erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut: Y 2 3, untuk implementasi rangkaian logikanya aalah sebagai berikut: 2 3 Multiplexer nable 4 to Selektor Y Y 2 3 emultiplexer emultiplexer aalah rangkaian logika yang berfungsi untuk menyalurkan satu ata biner ke beberapa keluaran, tetapi hanya satu keluaran yang terpilih yang apat menampung isi ata tersebut. emultiplexer merupakan kebalikan ari multiplexer. Teknik lektro U RLi orp.

11 TKNIK IITL ontoh: Paa emultiplexer to 4. Tabel kebenaran an blok iagramnya sebagai berikut: Selektor ata Keluaran Y 3 Y 2 Y Y erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut: Y, Y, Y2, Y3 untuk implementasi rangkaian logikanya aalah sebagai berikut: emultiplexer 4 to Selektor Y Y Y 2 Y 3 Y Y Y 2 Y 3 ekoer ekoer aalah rangkaian logika yang mengubah masukan koe n-bit ke m saluran, sehingga keluaran yang iaktifkan hanya satu. (2 n > m). lok iagramnya sebagai berikut: n - masukan n ekoer m m keluaran yang aktif hanya satu Teknik lektro U RLi orp.

12 TKNIK IITL ontoh: Paa ekoer 2 to 4. Tabel kebenaran an blok iagramnya sebagai berikut: Masukan Keluaran 3 2 ekoer 2 to erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut:. ;. ; 2. ; 3. untuk implementasi rangkaian logikanya aalah sebagai berikut: 2 3 ekoer nable ekoer enable aalah ekoer yang ilengkapi masukan enable yang berguna untuk mengatur kerja ari ekoer. ila enable ( ) =, maka ekoer iaktifkan. ila enable ( ) =, maka ekoer tiak aktif. ontoh: Paa ekoer enable 2 to 4. Tabel kebenaran an blok iagramnya sebagai berikut: Masukan Keluaran 3 2 ekoer nable 2 to Teknik lektro U RLi orp. 2

13 TKNIK IITL erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut:.. ;.. ; 2.. ; 3.., implementasi rangkaian logikanya aalah sebagai berikut: 2 3 abungan eberapa ekoer eberapa ekoer apat igabung sehingga menjai ekoer baru yang mempunyai jumlah keluaran lebih besar. Penggabungan ini apat ilakukan bila ekoernya memiliki enable. ontoh: Paa sebuah ekoer 3 to 8, yang terbuat ari 2 buah ekoer 2 to 4. Untuk membuat ekoer 3 to 8 iperlukan 3 buah masukan, maka tabel kebenarannya sebagai berikut: 2 ekoer 2 = ekoer 2 = nkoer nkoer aalah rangkaian logika yang menerima n masukan an m keluaran, sehingga hanya satu masukan saja yang iaktifkan paa setiap saat hanya satu. (2 n < m).. Teknik lektro U RLi orp. 3

14 TKNIK IITL lok iagramnya sebagai berikut: n masukan hanya satu saja yang boleh aktif n nkoer m m keluaran ontoh: Paa enkoer 4 to 2. Tabel kebenaran an blok iagramnya sebagai berikut: Masukan Keluaran nkoer 4 to 2 erasarkan tabel kebenaran maka apat iperoleh persamaan ooleannya sebagai berikut: = + 3 an = 2 + 3, untuk implementasi rangkaian logikanya aalah sebagai berikut: 3 2 river Rangkaian river aalah rangkaian yang mengubah ari sebuah koe (koe, koe ray, koe iner atau yang lainnya) ke sebuah koe 7- segment. Koe 7-segment aalah suatu koe yang teriri ari 7 ruas berupa Le yang irangkai untuk apat igunakan sebagai peraga bilangan esimal. ambar an penamaan setiap ruas ari koe 7-segment. Teknik lektro U RLi orp. 4

15 TKNIK IITL a) Sebagai peraga bilangan, b) Sebagai peraga bilangan 2, Le yang menyala :, Le yang menyala :,,,, c) Sebagai peraga bilangan 3, ) Sebagai peraga bilangan 4, Le yang menyala :,,,, Le yang menyala :,,, e) Sebagai peraga bilangan 5, f) Sebagai peraga bilangan 6, Le yang menyala :,,,, Le yang menyala :,,,, g) Sebagai peraga bilangan 7, h) Sebagai peraga bilangan 8, Le yang menyala :,, Le yang menyala :,,,,,, i) Sebagai peraga bilangan 9, j) Sebagai peraga bilangan, Le yang menyala :,,,,, Le yang menyala :,,,,, Teknik lektro U RLi orp. 5

16 TKNIK IITL Tabel koe ray ke koe 7-segment Tabel koe iner ke koe 7-segment es ray 7-Segment es iner 7-Segment N a b c e f g N a b c e f g Tabel koe xcess-3 ke koe 7-segment Tabel koe ke koe 7-segment es xcess-3 7-Segment es 7-Segment N a b c e f g N a b c e f g ontoh:. Pengubahan koe xcess-3 ke koe 7-segment erasarkan tabel koe xcess-3 ke koe 7-segment i atas, maka apat ibuat peta Karnaugh an persamaan ooleannya sebagai berikut: Teknik lektro U RLi orp. 6

17 TKNIK IITL ungsi a : ungsi b : ungsi c : ungsi : ungsi e : ungsi g : ungsi f : 2. Pengubahan koe ke koe 7-segment erasarkan tabel koe ke koe 7-segment i atas, maka apat ibuat peta Karnaugh an persamaan ooleannya sebagai berikut: Teknik lektro U RLi orp. 7

18 TKNIK IITL ungsi a : ungsi b : ungsi c : ungsi : ungsi e : ungsi f : ungsi g : Konverter Konverter aalah rangkaian yang mengubah ari suatu koe ke koe yang lainnya. ontoh pengubahan koe iner ke koe ray. Teknik lektro U RLi orp. 8

19 TKNIK IITL Tabel kebenaran : es iner ray N W X Y Z erasarkan tabel pengubahan koe iner ke koe ray i atas, maka apat ibuat peta Karnaugh an persamaan ooleannya sebagai berikut: ungsi W : ungsi X : atau apat itulis ungsi Y : atau ungsi Z : atau Teknik lektro U RLi orp. 9