Lanjutan. Rangkaian Logika. Gambar Rangkaian Logika

Transkripsi

1 IX. RANGKAIAN LOGIKA KOMINASIONAL A. PENDAHULUAN - Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. - Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.

2 Lanjutan. Rangkaian Logika Kombinasional Sequential Sinkron/Clock mode Asinkron Fundamental Pulse mode Gambar Rangkaian Logika

3 MODEL RANGKAIAN KOMINASIONAL I F Rangkaian t I Logika 2 F 2 t Kombinasional t 2 2 I (Komponen n tak ada Delay) F t n n Dengan : F = F (I,I 2, I n ;t =F setelah t F 2= F 2 (I,I 2, I n ;t 2 =F 2 setelah t (I,I 2, I n ;t n =F n setelah t n F n= F n (I t n t

4 Lanjutan.. F (kapital ) =Sinyal steady state dengan asumsi tidak ada delay. t ( kecil ) = Sifat dinamis dari sinyal yang dapat berubah selama interval waktu t.

5 . PROSEDUR PERANCANGAN a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu. b. Susun Table). kedalam tabel kebenaran (Truth c. Kondisi don t care dapat diikut sertakan apabila tidak mempengaruhi output.

6 C. DECODER Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki ninput dan 2 n output. lok Diagram Decoder. I O I I n Decoder n to 2 n Y O Y Y (2 n- )

7 Lanjutan.. Untuk Decoder 2to 4 I O I Decoder n to 2 n Y O Y Y 2 Y 3

8 Lanjutan. Tabel Kebenaran I O I Y O Y Y 2 Y 3 O O O O O O O O O O O O O O O O

9 RANGKAIAN LOGIKA I Y Y I Y 2 Y 3

10 Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n-input dan m output dapat diimplementasikan dengan n to 2 n line decoder dan m OR gate). Contoh. Implementasikan suatu Full Adder dengan memakai Decoder dan 2gerbang OR Jawab : Sum =A Cin =Σ,2,4,7 Carry out =(A ) Cin +A =Σ3,5,6,7

11 Lanjutan.. Gambar Rangkaian Logika Y Cin Y Y 2 Sum A Decoder 3 to 8 Y 3 Y 4 Y 5 Y 6 Y 7 Carry out

12 CONTOH PERANCANGAN DECODER Rancang CD to Desimal Decoder untuk mengubah CD ke seven segment? Catatan :Seven Segment. a f e g d b c

13 D. ENCODER Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2 n input dan n output. Tabel kebenaran Encoder 4 to 2 INPUT OUTPUT I I I 2 I 3 X Y X = I 2 + I 3 Y = I + I 3

14 E. MULTIPLEXER ( MUX ) lok Diagram Logika Mux. Input Data n Mux N x Output A Select / address

15 PROSEDUR PERANCANGAN RANGKAIAN KOMINASIONAL DENGAN MUX. uat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. 2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. 3. uat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. 4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah dan sebaliknya input Mux adalah berlogika 5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

16 Contoh! Implementasikan F(AC) =Σ,3,5,6 dengan Mux (4x ). Jawab: Tabel Kebenaran. Minterm I N P U T O U T P U T A C F

17 Lanjutan Catatan. Input Variabel Adiambil sebagai data sedangkan dan Csebagai address. Tabel Implementasi. I I I 2 I 3 A A A A

18 GAMAR RANGKAIAN LOGIKA I I A I I 2 Mux 4 X F I 3 C

19 F. DEMULTIPLEXER (DEMUX) lok Diagram Logika DEMUX I Input DEMUX x (n + ) Y Y Y n A Select/address

20 X. RANGKAIAN LOGIKA KOMINASIONAL A. ADDER Manipulasi matematika seperti menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan logika penjumlahan.

21 a. HALF ADDER ( HA ) Tabel kebenaran I N P U T O U T P U T A S (Sum) C (Carry) Simbol Half Adder A S Dimana : A HA C C S +

22 Lanjutan. Persamaan output Untuk Sum A A S = A + A = A Untuk Carry A A C = A

23 Lanjutan.. Rangkaian Logika A S C

24 b. FULL ADDER Tabel Kebenaran. I N P U T A Cin S (Sum) O U T P U T Co (Carry out)

25 Lanjutan.. Simbol Full Adder A Cin F A S Co Cin A Co S +

26 Persamaan Output (Metode Minterm) S =A Cin +ACin +A Cin +ACin =A ( Cin +Cin ) +A( Cin +Cin) =A ( Cin) +A( Cin) =A Cin Co =A Cin +A Cin +ACin +ACin =Cin (A +A ) +A (Cin +Cin) =Cin (A ) +A

27 Gambar Rangkaian Logika Cin S A Co

28 Lanjutan.. Atau Cin HA S A HA Co

29 . SUTRACTOR Untuk memahami azas azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut :. Half Subtractor (HS). A =D(Difference) (Difference). = = = = dan orrow (orrow)

30 Lanjutan Aturan tersebut kita nyatakan dalam tabel kebenaran. I N P U T A DI O U T P U T O A o DI +

31 Lanjutan Simbol Half Subtractor (HS) A HS DI o Persamaan output. Untuk DI =A +A =A+ o =A

32 RANGKAIAN LOGIKA HS A DI O

33 2. FULL SUTRACTOR Tabel kebenaran I N P U T A O O U T P U T O (i) DI O (o) A O (i) O (o) DI -

34 Lanjutan Simbol Full Subtractor (FS) O (i) A FS DI O (o)

35 RANGKAIAN LOGIKA FULL SUTRACTOR O (i) DI A O (o)

36 Lanjutan. Atau O (i) HS DI A HS O (o)

37 C. COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2variabel dengan multi bit. Gambar lok Diagram Comparator A Comparator A> A< A=

38 CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan Adan yang terdiri dari bit. Jawab. Tabel kebenaran. I N P U T A A > O U T P U T A < A =

39 Lanjutan.. Persamaan oolean F(A >) =A F (A < ) = A F(A =) =(A) +A =(A +)

40 Lanjutan. Rangkaian Logika A A> A< Tugas. A= Rancang dengan Comparator untuk membandingkan A dan yang masing masing variabel terdiri dari 2bit