Desain Rangkaian Aritmatika: Fast Adder
|
|
- Inge Cahyadi
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Desain Rangkaian Aritmatika: Fast Adder Eko Didik Widianto Sistem Komputer - Universitas eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 1 / 18
2 Review Kuliah Di kuliah sebelumnya dibahas tentang operasi penjumlahan dan pengurangan bilangan biner serta unit penjumlah/pengurang dan susunan rangkaian penjumlah ripple-carry (RCA) Rangkaian RCA mempunyai kekurangan terkait delay yang ditimbulkan. Selanjutnya akan dibahas tentang rangkaian aritmatika berupa fast adder sebagai pengganti eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 2 / 18
3 Bahasan Isu Performansi Performansi Adder/Subtractor Critical Path CLA Keterbatasan CLA Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 3 / 18
4 Isu Performansi Performansi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 4 / 18
5 Isu Performansi Isu Performansi Performansi Adder/Subtractor Penjumlahan dan pengurangan merupakan operasi dasar di sistem komputer sebagai perangkat komputasi Performansi operasi ini (mis: kecepatan) membawa pengaruh signifikan terhadap performansi keseluruhan Meningkatkan performansi dapat menggunakan rangkaian yang lebih cepat Menggunakan teknologi terbaru yang mengurangi delay gerbang dasar Performansi bisa diperoleh dengan mengubah struktur rangkaian eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 5 / 18
6 Performansi Adder/Subtractor Isu Performansi Performansi Adder/Subtractor Identifikasi jalur yang menyebabkan delay terbesar (critical path) Recall critical path di eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 6 / 18
7 Critical Path CLA Keterbatasan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 7 / 18
8 Critical Path CLA Keterbatasan CLA Untuk mengurangi delay akibat propagasi carry di RCA (critical-path-delay) Evaluasi tiap stage FA apakah carry-in dari stage sebelumnya akan mempunyai nilai 0 atau 1 Jika evaluasi dapat dilakukan dengan cepat, performasi adder dapat ditingkatkan Recall FA yang ada di tiap eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 8 / 18
9 Critical Path CLA Keterbatasan CLA Fungsi carry-out dari stage i (satu FA) adalah c i+1 = x i y i +x i c i +y i c i = x i y i +(x i +y i )c i Anggap g i = x i y i danp i = x i +y i, makac i+1 = g i +p i c i Fungsi g i = 1 jikax i = 1 dany i = 1, tanpa pengaruh c i. Stage i pasti membangkitkan carry-out, sehingga g disebut fungsi generate Fungsi p i = 1 jika salah satux i = 1 atauy i = 1 atau keduanya 1. Stageimembangkitkan carry-out jikac i = 1. Nilaic i = 1 ini dipropagasikan lewat FA di stage i, sehingga p disebut fungsi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 9 / 18
10 Critical Path CLA Keterbatasan CLA Ekspansi persamaan c i+1 = g i +p i c i. Dengan c i = g i 1 +p i 1 c i 1, akan menghasilkan c i+1 = g i +p i (g i 1 +p i 1 c i 1 ) = g i +p i g i 1 +p i p i 1 c i 1 Ekspansi sampai stage 0: c i+1 = g i +p i g i 1 +p i p i 1 g i 2 + +p i p i 1 p 2 p 1 g 0 +p i p i 1 p 2 p 1 p 0 c i 1 Ekspresi tersebut menggambarkan rangkaian AND-OR 2-level yang memungkinkan c i+1 dapat dihasilkan dengan cepat Ini disebut carry-lookahead eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 10 / 18
11 Critical Path CLA Critical Path CLA Keterbatasan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 11 / 18
12 Keterbatasan CLA Critical Path CLA Keterbatasan CLA Persamaan carry-out di CLA menghasilkan solusi adder yang cepat karena hanya merupakan fungsi AND-OR 2-level Namun, batasan fan-in dapat membatasi kecepatan CLA FA 0 : AND dan OR 2-input,c 1 = g 0 +p 0 c 0 FA 1 : AND dan OR 3-input,c 2 = g 1 +p 1 g 0 +p 1 p 0 c 0 FA 2 : AND dan OR 4-input,c 3 = g 2 +p 2 g 1 +p 2 p 1 g 0 +p 2 p 1 p 0 c 0 FA n : AND dan OR (n+2)-input Device seperti FPGA seringkali menggunakan rangkaian khusus untuk implementasi fast adder Kompleksitas CLA n-bit akan bertambah jika n bertambah Untuk menguranginya, digunakan pendekatan hirarki untuk mendesain adder yang lebih eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 12 / 18
13 Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 13 / 18
14 Adder 32-bit Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA Hirarki Misalnya diinginkan rangkaian penjumlah 32-bit Bagi adder ini menjadi 4 blok sehingga Blok 0 untuk operasi bitb 7 b 0 Blok 1 untuk operasi bitb 15 b 8 Blok 2 untuk operasi bitb 23 b 16 Blok 3 untuk operasi bitb 31 b 24 Tiap blok dibangun dengan adder CLA 8-bit Carry-out untuk tiap blok adalahc 8,c 16,c 24 danc 32 Terdapat 2 pendekatan untuk menghubungkan ke-empat blok Ripple-carry Carry-lookahead eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 14 / 18
15 Ripple-Carry Antar Blok Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 15 / 18
16 Carry-lookahead Level-2 Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 16 / 18
17 Carry-lookahead Level-2 Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA Hirarki Persamaan CLA level-2 P 0 = p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 G 0 = g 7 +p 7 g 6 +p 7 p 6 g 5 + +p 7 p 6 p 5 p 4 p 3 p 2 p 1 g 0 c 8 = G 0 +P 0 c 0 c 16 = G 1 +P 1 c 8 = G 1 +P 1 G 0 +P 1 P 0 c 0 c 24 = G 2 +P 2 G 1 +P 2 P 1 G 0 +P 2 P 1 P 0 c 0 c 32 = G 3 +P 3 G 2 +P 3 P 2 G 1 +P 3 P 2 P 1 G 0 +P 3 P 2 P 1 P 0 c eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 17 / 18
18 Analisis Rangkaian CLA Hirarki Adder 32-bit Ripple-Carry Antar Blok Carry-lookahead Level-2 Analisis Rangkaian CLA Hirarki Asumsi konstrain fan-in adalah 4 masukan, waktu yang diperlukan untuk melakukan operasi penambahan 2 bilangan 32-bit meliputi: Lima delay gerbang untuk membentuk termg i danp i, 3 delay gerbang untuk CLA level-2, dan satu delay untuk menghasilkan bit sum akhir Sebenarnya bit sum final diperoleh setelah 8 delay karena c 32 tidak digunakan untuk menghitung bit sum Operasi lengkap, termasuk deteksi overflow (c 31 c 32 ), membutuhkan 9 delay gerbang Bandingkan 65 delay di ripple-carry eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 18 / 18
Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Review Kuliah Di kuliah sebelumnya
Lebih terperinciKuliah#9 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014
Kuliah#9 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro 21 Maret 2014 http://didik.blog.undip.ac.id 1 Review Kuliah Di kuliah sebelumnya dibahas tentang: Representasi
Lebih terperinciRepresentasi Bilangan dan Operasi Aritmatika
Representasi Bilangan dan Operasi Aritmatika Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital
Lebih terperinciRangkaian Kombinasional
Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip 1 / 18 Review Kuliah Di kuliah
Lebih terperinciRepresentasi Bilangan dan Operasi Aritmatika
Representasi Bilangan dan Operasi Aritmatika Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital
Lebih terperinciMetode Minimisasi Quine McKluskey dan Rangkaian Multilevel
Metode Minimisasi Quine McKluskey dan Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom
Lebih terperinciPERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR
PERCOBAAN 8. TUJUAN: Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu Memahami rangkaian aritmetika digital : adder dan subtractor Mendisain rangkaian adder dan subtractor (Half dan Full)
Lebih terperinciRepresentasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
Lebih terperinciTSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
Lebih terperinciRepresentasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
Lebih terperinciAljabar Boolean, Sintesis Ekspresi Logika
, Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip 1 / 39 Review Kuliah Sebelumnya
Lebih terperinciRangkaian Logika Optimal: Peta Karnaugh dan Strategi Minimisasi
Rangkaian Logika Optimal: dan Strategi Minimisasi Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem
Lebih terperinciLAPORAN PRAKTIKUM DIGITAL
LAPORAN PRAKTIKUM DIGITAL NOMOR PERCOBAAN : 10 JUDUL PERCOBAAN : Half / Full Adder, Adder Subtractor KELAS / GROUP : Telkom 2-A / 6 NAMA PRAKTIKAN : 1. Nur Aminah (Penanggung Jawab) 2. M. Aditya Prasetyadin
Lebih terperinciRANGKAIAN PEMBANDING DAN PENJUMLAH
RANGKAIAN PEMBANDING DAN PENJUMLAH Gerbang-gerbang logika digunakan dalam peralatan digital dan sistem informasi digital untuk : a. mengendalikan aliran informasi, b. menyandi maupun menerjemahkan sandi
Lebih terperinciReview Kuliah. Peta Karnaugh. Recall:Penyederhanaan. Peta Karnaugh
Review Kuliah Sebelumnya dibahas sintesis rangkaian logika dari deskripsi kebutuhan fungsinya berupa tabel kebenaran, diagram pewaktuan Rangkaian Logika Optimal: dan Strategi Minimisasi Eko Didik Widianto
Lebih terperinciDari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.
PERCOBAAN DIGITAL 03 PENJUMLAH (ADDER) 3.1. TUJUAN PERCOBAAN Mahasiswa mengenal, mengerti, dan memahami: 1. Operasi half adder dan full adder. 2. Operasi penjumlahan dan pengurangan biner 4 bit. 3.2. TEORI
Lebih terperinciBAB VI RANGKAIAN ARITMATIKA
BAB VI RANGKAIAN ARITMATIKA 6.1 Pendahuluan Pada saat ini banyak dihasilkan mesin-mesin berteknologi tinggi seperti komputer atau kalkulator yang mampu melakukan fungsi operasi aritmatik yang cukup kompleks
Lebih terperinciTeknologi Implementasi: CMOS dan Tinjauan Praktikal
Teknologi Implementasi: CMOS dan Tinjauan Praktikal Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem
Lebih terperinciPerancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider
Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Lebih terperinciKONTRAK PEMBELAJARAN (KP) MATA KULIAH
KONTRAK PEMBELAJARAN (KP) MATA KULIAH Kode MK: TKC205 Program Studi Sistem Komputer Fakultas Teknik Universitas Diponegoro Pengajar : Eko Didik Widianto, ST, MT Semester : 2 KONTRAK PEMBELAJARAN Nama Mata
Lebih terperinciBAB V RANGKAIAN ARIMATIKA
BAB V RANGKAIAN ARIMATIKA 5.1 REPRESENTASI BILANGAN NEGATIF Terdapat dua cara dalam merepresentasikan bilangan biner negatif, yaitu : 1. Representasi dengan Tanda dan Nilai (Sign-Magnitude) 2. Representasi
Lebih terperinciARITHMETIC & LOGICAL UNIT (ALU) Arsitektur Komputer
ARITHMETIC & LOGICAL UNIT (ALU) Arsitektur Komputer PENDAHULUAN Empat metoda komputasi dasar yang dilakukan oleh ALU komputer : penjumlahan, pengurangan, perkalian, dan pembagian. Rangkaian ALU dasar terdiri
Lebih terperinci1 Deskripsi Perkuliahan
Kontrak Perkuliahan Mata Kuliah : Sistem Digital Kode / SKS : TSK 205 / 2 SKS Pengajar : Eko Didik Widianto, ST., MT. Jadwal : a) Kamis, jam 09.30 11.10, Ruang D304 (Kelas A) b) Selasa, jam 07.50 09.30,
Lebih terperinciPERBANDINGAN KINERJA ADDER DENGAN TOPOLOGI MCC, CLA, DAN RCA 16-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN SOFTWARE ELECTRIC
PERBANDINGAN KINERJA ADDER DENGAN TOPOLOGI MCC, CLA, DAN RCA 16-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN SOFTWARE ELECTRIC Okthavianus Bayu Pamungkas *), Munawar Agus Riyadi, and Maman Somantri Departemen
Lebih terperinciRANGKAIAN ARITMETIKA 3
RANGKAIAN ARITMETIKA 3 Pokok Bahasan :. Bilangan biner bertanda (positif dan negatif) 2. Sistim st dan 2 s-complement 3. Rangkaian Aritmetika : Adder, Subtractor 4. Arithmetic/Logic Unit Tujuan Instruksional
Lebih terperinciBAB V UNTAI NALAR KOMBINATORIAL
TEKNIK DIGITAL-UNTAI NALAR KOMBINATORIAL/HAL. BAB V UNTAI NALAR KOMBINATORIAL Sistem nalar kombinatorial adalah sistem nalar yang keluaran dari untai nalarnya pada suatu saat hanya tergantung pada harga
Lebih terperinciRangkaian Logika. Eko Didik Widianto. Sistem Komputer - Universitas eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32
Rangkaian Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32 Bahasan Representasi Biner Konsep Dasar Elemen Biner Fungsi AND
Lebih terperinciARITHMATIC LOGIC UNIT ( alu ) half - full adder, ripple carry adder
7 Tujuan RITMTI OGI UNIT ( alu ) half - full adder, ripple carry adder : Setelah mempelajari half-full adder, ripple carry adder diharapkan dapat,. Memahami aturan-aturan Penjumlahan bilangan biner 2.
Lebih terperinciLAPORAN PRAKTIKUM DIGITAL
LAPORAN PRAKTIKUM DIGITAL NO. PERCOBAAN : 10 KELAS/GROUP : TT3A/08 NAMA PRAKTIKAN : ADE ZASKIATUN NABILA NAMA PARTNER : -SEVTHIA NUGRAHA -SOCRATES PUTRA N TGL PERCOBAAN : 3 OKTOBER 2016 TGL PENYERAHAN
Lebih terperinciBAB VI RANGKAIAN-RANGKAIAN ARITMETIK
A VI RANGKAIAN-RANGKAIAN ARITMETIK Fungsi terpenting dari hampir semua computer dan kalkulator adalah melakukan operasi-operasi aritmetik. Operasi-operasi ini semuanya dilaksanakan di dalam unit aritmetik
Lebih terperinciRangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian
Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian kombinasional aritmetika Ada 3 jenis Adder : Rangkaian Adder
Lebih terperinciRangkaian Kombinasional
9/9/25 Tahun Akademik 25/26 Semester I DIGB3 Konfigurasi Perangkat Keras Komputer Rangkaian Kombinasional Mohamad Dani (MHM) E-mail: mohamaddani@gmailcom Hanya dipergunakan untuk kepentingan pengajaran
Lebih terperinciIP Core Design Rangkaian Sekuensial dan Kombinasional
Jurnal Kompetensi Teknik Vol.1, No. 2, Mei 2010 65 IP Core Design Rangkaian Sekuensial dan Kombinasional Tatyantoro Andrasto Jurusan Teknik Elektro, Universitas Negeri Semarang Abstract: Pada proses perancangan
Lebih terperinciTKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Lebih terperinciGambar 5(a).Tabel Kebenaran Full Adder
. Full dder Gambar 5 merupakan bentuk singkat dari tabel penambahan biner, dengan situasi 1 + 1 + 1. tabel kebenaran pada gambar 5(a) memperlihatkan semua kombinasi yang mungkin dari,, dan Cin (masukan
Lebih terperinciRangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
Kuliah#2 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem
Lebih terperinciLAB SHEET TEKNIK DIGITAL. Dibuat oleh : Dilarang memperbanyak sebagian atau seluruh isi dokumen
No. LST/EKO/DEL 214/09 Revisi : 02 Tgl : 5 Mei 2010 Hal 1 dari 6 1. Kompetensi Memahami cara kerja rangkaian adder dan rangkaian subtractor. 2. Sub Kompetensi Memahami cara kerja rangkaian adder. Memahami
Lebih terperinciField Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
Lebih terperinciTSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Lebih terperinciSistem. Bab 6: Combinational 09/01/2018. Bagian
Sistem ab 6: Combinational Prio Handoko, S. Kom., M.T.I. agian Capaian Pembelajaran Mahasiswa mampu menjelaskan prinsip kerja rangkaian logika kombinasional ADDER, SUSTRACTOR. Mahasiswa mampu menjelaskan
Lebih terperinciRangkaian Multilevel
Quine Quine Kuliah#5 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Quine Sebelumnya dibahas tentang optimasi rangkaian dengan penyederhanaan
Lebih terperinciSISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Lebih terperinciPerancangan Rangkaian Logika. Sintesis Rangkaian Logika
Sintesis Rangkaian Logika Eko Didik Widianto (didik@undip.ac.id) 21 Maret 2011 Program Studi Sistem Komputer - Universitas Diponegoro Artikel ini menjelaskan secara khusus langkah-langkah sintesis untuk
Lebih terperinciImplementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal
untuk Gerbang Logika Kuliah#6 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian
Lebih terperinciDari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC
4. ALU 4.1. ALU (Arithmetic and Logic Unit) Unit Aritmetika dan Logika merupakan bagian pengolah bilangan dari sebuah komputer. Di dalam operasi aritmetika ini sendiri terdiri dari berbagai macam operasi
Lebih terperinciAljabar Boolean, Sintesis Ekspresi Logika
, Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto siskom-undip SK205 Sistem Digital 1 / 38 Review Kuliah Sebelumnya konsep rangkaian logika telah
Lebih terperinciKuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#12 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Lebih terperinciGambar 1.13 Board evaluasi FPGA Xilinx Spartan-3E dari Digilenc Gambar 1.14 Aplikasi PLD untuk kamera fotografi berkecepatan
D A F TA R G A M B A R Gambar 1.1 Sinyal v(t) = 5 sin (2πt) dimana besar tegangan merupakan fungsi dari waktu t... 4 Gambar 1.2 Diagram blok sistem yang terdiri atas masukan, keluaran, proses dan elemen
Lebih terperinciReview Kuliah Sebelumnya
TEKNIK DIGITAL Review Kuliah Sebelumnya Konversikan Bilangan di Bawah ini 1. 89 10 = 16 2. 367 8 = 2 3. 11010 2 = 10 4. 7FD 16 = 8 5. 29A 16 = 10 6. 110111 2 = 8 7. 359 10 = 2 8. 472 8 = 16 Tujuan Perkuliahan
Lebih terperinciRangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
Kuliah#2 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan
Lebih terperinciKuliah#6 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Kuliah#6 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian
Lebih terperinciAntarmuka CPU. TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TSK304 - Teknik Interface dan Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang: Dasar-dasar elektronik dan kebutuhan desain mikroprosesor Interkoneksi CPU, memori
Lebih terperinciTeknologi Implementasi dan Metodologi Desain Sistem Digital
Metodologi Desain TSK505 - Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang teknologi implementasi sistem digital di IC keluarga 7400, PLD (PLA,
Lebih terperinciMuhammad Adri Abstrak
Pengantar Arsitektur Komputer 4 Rangkaian Aritmatika Muhammad Adri mhd.adri@unp.ac.id http://muhammadadri.wordpress.com Abstrak Rangkaian aritmatika merupakan salah satu inti pembahasan dalam pengantar
Lebih terperinciKuliah#3 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
,, Kuliah#3 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro , Sebelumnya dibahas tentang konsep rangkaian logika: Representasi biner dan saklar sebagai elemen
Lebih terperinciSistem Digital. Dasar Digital -4- Sistem Digital. Missa Lamsani Hal 1
Sistem Digital Dasar Digital -4- Missa Lamsani Hal 1 Materi SAP Gerbang-gerbang sistem digital sistem logika pada gerbang : Inverter Buffer AND NAND OR NOR EXNOR Rangkaian integrasi digital dan aplikasi
Lebih terperinciKuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#13 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Lebih terperinciSISTEM KONVERTER KODE DAN ADDER
MAKALAH SISTEM KONVERTER KODE DAN ADDER Disusun untuk melengkapi Tugas Elektronika kelas A Teknik Fisika - Fakultas Teknologi Industri - ITS Disusun oleh : Kelompok 1. Abu Hamam 2412 100 100 2. Moudy Azura
Lebih terperinciDIG 04 RANGKAIAN PENJUMLAH
DIG 04 RNGKIN PENJUMLH 4.1. TUJUN PERCON Mahasiswa mengenal, mengerti, dan memahami : 1. Operasi penjumlahan tak lengkap. 2. Operasi penjumlahan lengkap. 3. Ragam IC penjumlah biner. 4. Operasi penjumlahan
Lebih terperinciModel Pemrograman Paralel
Model Pemrograman Paralel Eko Didik Widianto (didik@undip.ac.id) Lab Embedded, Siskom - Undip @2011 eko didik widianto (siskom undip) SK617 Pengolahan Paralel 1 / 22 Pengolahan Paralel Pokok Bahasan Konsep
Lebih terperinciRangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto
Rangkaian Digital Kombinasional S1 Informatika ST3 Telkom Purwokerto Logika kombinasi Comparator Penjumlah Biner Multiplexer Demultiplexer Decoder Comparator Equality Non Equality Comparator Non Equality
Lebih terperinciReview Kuliah. TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu saat hanya ditentukan oleh
Lebih terperinciKuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro
: : Kuliah#11 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik : Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu
Lebih terperinciANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH. Hendra Setiawan 1*, Fahmi Nugraha 1. Jl. Kaliurang km.14.5, Yogyakarta 55582
ANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH Hendra Setiawan 1*, Fahmi Nugraha 1 1 Program Studi Teknik Elektro, Fakultas Teknologi Industri, Universitas Islam Indonesia Jl. Kaliurang km.14.5,
Lebih terperinciLanjutan. Rangkaian Logika. Gambar Rangkaian Logika
IX. RANGKAIAN LOGIKA KOMINASIONAL A. PENDAHULUAN - Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. - Suatu rangkaian
Lebih terperinciAljabar Boolean dan Sintesis Fungsi. Logika
dan Sintesis Fungsi dan Sintesis Fungsi Kuliah#3 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Pengantar dan Sintesis Fungsi Dalam
Lebih terperinciKuliah#5 TKC205 Sistem Digital. Eko Didik Widianto
& & Kuliah#5 TKC205 Sistem Digital Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Umpan Balik & Sebelumnya dibahas tentang: penyederhanaan
Lebih terperinciPengantar Sistem Digital
Pengantar Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 1 / 26 Bahasan Deskripsi Kuliah Tata Tertib Kuliah Sistem Evaluasi Buku Acuan/Referensi
Lebih terperinci9.3. ARITMATIKA INTEGER
9.3. ARITMATIKA INTEGER Pada representasi sign-magnitude aturan pembentukan bilangan negatif (negation) bilangan integer cukup sederhana yaitu : Ubahlah bit tanda. Pada notasi komplemen dua, pengurangan
Lebih terperinciBAB I : APLIKASI GERBANG LOGIKA
BAB I : APLIKASI GERBANG LOGIKA Salah satu jenis IC dekoder yang umum di pakai adalah 74138, karena IC ini mempunyai 3 input biner dan 8 output line, di mana nilai output adalah 1 untuk salah satu dari
Lebih terperinciKuliah#4 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Logika Logika Kuliah#4 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Sebelumnya dibahas tentang implementasi fungsi logika menjadi suatu rangkaian
Lebih terperinciKuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC-205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ ) 1 Tentang Kuliah Membahas
Lebih terperinciuntuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
Lebih terperinciKonversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:
Peta Karnaugh Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan: Tabel kebenaran yang menggambarkan bagaimana sebuah sistem digital harus bekarja Perancangan sistem
Lebih terperinciPENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE
Engelin SJ Pengaruh Sifat Inversi. PENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE (CMOS) STATIK 4-BIT Engelin Shintadewi Julian 1) 1) Department of Electrical Engineering,
Lebih terperinciPRAKTIKUM RANGKAIAN DIGITAL
PRAKTIKUM RANGKAIAN DIGITAL RANGKAIAN LOGIKA TUJUAN 1. Memahami berbagai kombinasi logika AND, OR, NAND atau NOR untuk mendapatkan gerbang dasar yang lain. 2. Menyusun suatu rangkaian kombinasi logika
Lebih terperinciPerancangan Rangkaian Logika. Sintesis Rangkaian Logika
Sintesis Rangkaian Logika Eko Didik Widianto (didik@undip.ac.id) 21 Maret 2011 Program Studi Sistem Komputer - Universitas Diponegoro Artikel ini menjelaskan secara khusus langkah-langkah sintesis untuk
Lebih terperinciLaboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
MODUL 2 PENGENALAN DESAIN MENGGUNAKAN FPGA Iskandar Setiadi (13511073) Asisten: Alfian Abdi / 13208044 Tanggal Percobaan: 01/10/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro -
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA
FAKULTAS TEKNIK No. LST/EKO/DEL 214/11 Revisi : 01 Tgl : 28 Maret 2010 Hal 1 dari 6 1. Kompetensi Memahami cara kerja beberapa jenis register 2. Sub Kompetensi Memahami cara kerja dan bisa membuat rangkaian
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
/26/26 DCHB3 Konfigurasi Perangkat Keras Komputer Desain Rangkaian Logika Kombinasional /26/26 DCHB3 Konfigurasi Perangkat Keras Komputer /26/26 Inti pembelajaran Bisa merealisasikan persamaan Boolean
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
Lebih terperinciPengenalan Sistem Bilangan Biner dan Gerbang Logika
Pengenalan Sistem Bilangan Biner dan Gerbang Logika Silabus Materi : Pengenalan Sistem Bilangan Biner dan Gerbang Logika Pada materi ini akan dikenalkan tentang sistem bilangan biner serta berbagai operasi
Lebih terperinciKONSEP PENDAHULUAN. Sistem Digital
KONSEP PENDAHULUAN Sistem Digital SILABUS Pendahuluan sistem digital: Konsep dasar sistem digital Sistem bilangan Konversi sistem bilangan Aljabar Boolean Peta Karnaugh Rangkaian Sequential Design dan
Lebih terperinciKuliah#4 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Logika Logika Kuliah#4 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang implementasi fungsi
Lebih terperinciPercobaan 2 GERBANG KOMBINASIONAL DAN KOMPARATOR. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 2 GERNG KOMINSIONL DN KOMPRTOR Oleh : Sumarna, Jurdik Fisika, FMIP, UN E-mail : sumarna@uny.ac.id Tujuan : 1. Membiasakan mengenali letak dan fungsi pin (kaki) pada IC gerbang logika. 2. Menyusun
Lebih terperinciPertemuan Ke-6 ARITMATIKA KOMPUTER
Pertemuan Ke-6 ARITMATIKA KOMPUTER Pendahuluan Aritmetika komputer dibentuk dua jenis bilangan yang sangat berbeda integer dan floating point. Pada kedua jenis bilangan tersebut, pemilihan representasi
Lebih terperinciARSITEKTUR FPGA. Veronica Ernita K.
ARSITEKTUR FPGA Veronica Ernita K. Arsitektur Dasar FPGA Antifuse. Fine, Medium, dan Coarse-grained. MUX dan LUT Logic Block. CLB, LAB dan Slices. Fast Carry Chains. Embedded in FPGA. Processor Cores.
Lebih terperinciSATUAN ACARA PERKULIAHAN
SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital Kode Matakuliah : Semester : 2 (Dua) /Genap Bobot SKS : 2 SKS Program Studi : Teknik Informatika Jenjang : S-1 Dosen : T. Khairuman, M.Si NIDN : 0031017301
Lebih terperinciJobsheet Praktikum PARALEL ADDER
1 PARALEL ADDER A. Tujuan Kegiatan Praktikum 3-4 : Setelah mempraktekkan Topik ini, mahasiswa diharapkan dapat : 1) Merangkai rangkaian PARALEL ADDER. ) Mempelajari penjumlahan dan pengurangan bilangan
Lebih terperinciArithmatika Komputer. Pertemuan 3
Arithmatika Komputer Pertemuan 3 2.3. Aritmetika Integer Membahas operasi aritmetika (Sistem Komplemen Dua) Penjumlahan Pengurangan Perkalian Pembagian Penjumlahan dan Pengurangan Penambahan pada complement
Lebih terperincidan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
Lebih terperinciA0 B0 Σ COut
A. Judul : PARALEL ADDER B. Tujuan Kegiatan Belajar 8 : Setelah mempraktekkan Topik ini, mahasiswa diharapkan dapat : ) Merangkai rangkaian PARALEL ADDER. ) Mempelajari penjumlahan dan pengurangan bilangan
Lebih terperinciRepresentasi Bilangan Digital (Bagian 2)
(Bagian 2) Kuliah#10 TKC-205 Sistem Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Preview Kuliah Rangkaian
Lebih terperinciMODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL
MOUL II ASAR AN TERMINOLOGI SISTEM IGITAL. Aljabar Boolean Aljabar Boolean memuat aturan-aturan umum (postulat) yang menyatakan hubungan antara input-input suatu rangkaian logika dengan output-outputnya.
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH ARSITEKTUR KOMPUTER (TK) KODE / SKS KK /4
SATUAN ACARA PERKULIAHAN MATA KULIAH ARSITEKTUR KOMPUTER (TK) KODE / SKS KK-014412/4 Minggu ke Pokok Bahasan dan TIU Sub Pokok Bahasan dan Sasaran Belajar Cara Pengajaran 1 Arsitektur Komputer Perspektif
Lebih terperinciRancang Bangun Penyandian Saluran HDB3 Berbasis FPGA
Rancang Bangun Penyandian Saluran HDB3 Berbasis FPGA Sahbuddin Abdul Kadir 1, Irmawati 2 1,2 Teknik Elektro, Politeknik Negeri Ujung Pandang dinsth@yahoo.com, irmawati@poliupg.ac.id Abstrak Pada sistem
Lebih terperinciSILABI DAN SAP. Standar Kompetensi Mahasiswa mampu merencanakan dan membuat simulasi dari perencanaan sistem digital yang telah dibuat.
SILABI DAN SAP Mata Kuliah : Sistem Digital Kode Matakuliah : FTC105 Semester : 1 (Satu) /Ganjil Bobot SKS : 2 SKS Program Studi : Teknik Informatika Jenjang : S-1 Dosen : Novan Setiawan,ST Kode Dosen
Lebih terperinciSistem-Sistem Bilangan Sistem-Sistem Bilangan secara matematis: Contoh-2: desimal: biner (radiks=2, digit={0, 1}) Bilangan. Nilai
Sistem-Sistem Bilangan Sistem-Sistem Bilangan secara matematis: Bilangan : D r d n 1 d n 2 d 1 d 0 d 1 d n Nilai : D r n i 1 n d i r i Contoh-2: desimal: 5185.68 10 = 5x10 3 + 1x10 2 + 8x10 1 + 5x10 0
Lebih terperinciTUGAS 1 KARAKTERISTIK GERBANG LOGIKA 1
TUGS RTERISTI GERNG LOGI uat rangkaian-rangkaian berikut ini, jalankan, dan amati yang terjadi pada lampu ketika posisi saklar diubah-ubah : (a) (b) (c) (d) (e) (f) Rangkaian boleh dibuat dalam satu file,
Lebih terperinciOrganisasi Sistem Komputer
Organisasi Sistem Komputer Materi III Binary Digit (Number System) Dr. Hary Budiarto Program Pasca Sarjana Universitas Putra Indonesia YPTK Padang Komputer Digital Hanya mengenal dua status (mis. ada /
Lebih terperinci