Teknologi Implementasi: CMOS dan Tinjauan Praktikal

Transkripsi

1 Teknologi Implementasi: CMOS dan Tinjauan Praktikal Eko Didik Widianto Sistem Komputer - Universitas eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 1 / 42

2 Review Kuliah Sebelumnya dibahas sintesis dan analisis rangkaian logika. Rangkaian logika tersusun atas gerbang-gerbang logika untuk menyatakan suatu fungsi Selanjutnya adalah mempelajari implementasi gerbang-gerbang logika menggunakan teknologi CMOS serta abstraksi sistem terhadap underlying hardwarenya Bagaimana transistor beroperasi dan membentuk saklar sederhana Asumsi dan disiplin dalam abstraksi sistem digital Tinjauan praktikal implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 2 / 42

3 Bahasan Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 3 / 42

4 Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 4 / 42

5 Nilai Logika sebagai Level Tegangan Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif Level tegangan di atas threshold logika 1 (high, H) Level tegangan di bawah threshold logika 0 (low, L) Sistem logika negatif eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 5 / 42

6 Nilai Logika sebagai Level Tegangan Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS V ss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan V ss = 0V V DD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan V DD = 5V Sistem Logika Positif Level tegangan untukv 0,max (threshold maksimal) danv 1,min (threshold minimal) tergantung dari teknologi implementasi Level tegangan V ss -V 0,max logika 0 (low, L) Level tegangan V 1,min -V DD logika 1 (high, eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 6 / 42

7 Saklar Transistor Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Rangkaian logika dibangun dengan transistor Asumsi sebuah transistor beroperasi seperti saklar sederhana yang dikontrol oleh sinyal logika x TIpe transistor untuk mengimplementasikan saklar sederhana yang sering digunakan adalah MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 2 tipe MOSFET: N-channel (NMOS) P-channel (PMOS) Sebelumnya, rangkaian hanya menggunakan salah satu transistor NMOS atau PMOS saja, bukan keduanya Rangkaian sekarang menggunakan CMOS (Complementary MOS) yang tersusun atas NMOS dan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 7 / 42

8 Transistor NMOS sebagai Switch Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Transistor NMOS Simbol NMOS s Model saklar NMOS: Fungsi saklar: x low (x = 0) saklar terbuka x high (x = 1) saklar eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 8 / 42

9 Operasi NMOS sebagai Saklar Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Transistor beroperasi dengan mengontrol tegangan V G di terminal (G) JikaV G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) JikaV G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 9 / 42

10 Transistor PMOS sebagai Switch Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Transistor PMOS Model saklar NMOS: Simbol PMOS Fungsi saklar: x low (x = 0) saklar tersambung x high (x = 1) saklar eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 10 / 42

11 Operasi PMOS sebagai Saklar Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Transistor beroperasi dengan mengontrol tegangan V G di terminal (G) JikaV G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) JikaV G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 11 / 42

12 NMOS dan PMOS dalam Rangkaian Logika Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 12 / 42

13 NMOS dan PMOS dalam Rangkaian Logika Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD Disebabkan cara operasi transistor: Transistor NMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke VDD Transistor PMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke GND Sehingga Dibentuk CMOS, transistor NMOS dan PMOS eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 13 / 42

14 Gerbang Logika CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Gerbang CMOS: pasangan NMOS dan PMOS transistor NMOS membentuk pull-down network (PDN) transistor PMOS membentuk pull-up network (PUN) Fungsi yang direalisasikan dengan PDN dan PUN adalah saling berkomplemen satu dengan yang lain PDN dan PUN mempunyai jumlah transistor yang sama Disusun sehingga kedua jaringan adalah dual satu sama lain Dimana PDN mempunyai transistor NMOS secara seri, maka PUN mempunyai PMOS secara paralel dan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 14 / 42

15 Gerbang Logika CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Untuk semua valuasi sinyal masukan: PDN menarikv f ke Gnd (pull-down); atau PUN menarikv f ke V DD eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 15 / 42

16 Gerbang NOT CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Diimplementasikan dengan 2 eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 16 / 42

17 Gerbang NAND CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Diimplementasikan dengan 4 transistor x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On 1 0 Off On On Off 1 1 Off Off On On 1 1 eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 17 / 42

18 Gerbang NOR CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Diimplementasikan dengan 4 transistor x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On 1 0 Off On On Off 1 1 Off Off On On 0 0 eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 18 / 42

19 Gerbang AND CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Diimplementasikan dengan 6 transistor x 1 x 2 T1 T2 T3 T4 T5 T6 f 0 0 On On Off Off Off On On Off Off On Off On Off On On Off Off On Off Off On On On Off eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 19 / 42

20 Gerbang OR CMOS Level Tegangan Logika Saklar Transistor Transistor NMOS Transistor PMOS Implementasi Rangkaian Gerbang Logika CMOS Diimplementasikan dengan 6 transistor x 1 x 2 T1 T2 T3 T4 T5 T6 f 0 0 On On Off Off Off On On Off Off On On Off Off On On Off On Off Off Off On On On Off eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 20 / 42

21 Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 21 / 42

22 Sistem Kompleks -> Abstraksi Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Bagaimana sebuah IC kompleks dapat didesain? tersusun atas jutaan (milyaran) transistor melakukan fungsi kompleks Solusinya adalah dengan abstraksi mengidentifikasikan aspek yang penting untuk dikerjakan menyembunyikan detail dari aspek yang lain Abstraksi digital: membuat asumsi mengikuti disiplin yang membuat asumsi valid sehingga detail dapat disembunyikan, fokus dengan yang penting Setidaknya terdapat 5 asumsi dan disiplin dalam abstraksi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 22 / 42

23 Asumsi #1: Level Logika Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Asumsi: Semua sinyal mempunyai tegangan low dan high yang memadai (level logika) untuk merepresentasikan nilai diskrit 0 dan 1 (positive-logic) Saat ini, level logika TTL menjadi level standar untuk IC logika Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V Menggunakan tegangan threshold untuk membedakan nilai 0 dan 1 Akan problem sensitivitas saat ada variasi threshold (misalnya di eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 23 / 42

24 Margin Noise Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Menggunakan 2 threshold: threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi Solusi: menambah threshold output V OL < V IL danv OH > V OL : komponen mematuhi spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 24 / 42

25 Asumsi #2: Level Beban Statis Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Asumsi: Arus untuk mensuplai komponen mencukupi tanpa mengganggu level logika Ditentukan oleh rangkaian internal di komponen (resistansi output seri) Static load: arus yang mengalir saat beban dihubungkan ke output rangkaian Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan high: komponen input mensuplai (source) arus ke beban Masukan low: komponen menerima (sink) arus dari beban : rangkaian tidak overload, membatasi fanout untuk memenuhi konstrain beban statis Manufaktur menyediakan karakteristik load statis (I OH,I OL,I IH dani IL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 25 / 42

26 Karakteristik beban statis Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Diberikan: Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal), positif (arus masuk ke terminal) Tiap keluaran terminal dapat source/sink arus 24mA dan beban masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan Tapi, beban statis bukan satu-satunya faktor yang menentukan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 26 / 42

27 Asumsi #3: Beban Kapasitif dan Delay Propagasi Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Asumsi: Perubahan level sinyal terjadi secara seketika Real: transisi level sinyal tidak seketika rise-time (t r ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (t f ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah Di tiap komponen: resistansi seri (r s ), kapasitansi masukan (C in ) Saat output dihubungkan dengan beberapa beban masukan secara paralel,c in = total Cin semua masukan. Transisi jadi lebih lambat (landai) : Minimalkan fanout untuk mengurangi beban kapasitif, sehingga memenuhi konstrain delay eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 27 / 42

28 Asumsi #3: Delay Propagasi Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Selain itu, delay propagasi komponen (t pd ): lamanya waktu dari perubahan input sampai outputnya berubah Misalnya: C in tipikal dari komponen IC logika adalah 5pF. Suatu komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum,t pd 4.3ns yang diukur saat kapasitansi loadc L 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum Maksimum fanout =C L /C in = 50pF/5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 28 / 42

29 Asumsi #4: Wire adalah Konduktor Sempurna Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Asumsi: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut Wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Wire adalah jalur transmisi Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan : menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 29 / 42

30 Asumsi #5: Flip-flip (Sekuensial) Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Asumsi: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang tersimpan akan terlihat di keluarannya seketika itu juga Flip-flop membutuhkan nilai yang akan disimpan harus ada di jalur masukan dalam interval waktu sebelum transisi clock naik. Disebut setup time Dan nilainya harus tidak berubah antara interval tersebut sampai suatu interval setelah transisi clock naik. Disebut hold time Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada delay. Disebut clock-to-output delay : rangkaian harus memenuhi konstrain berikut Perubahan data masukan harus tidak terjadi dalam intervalt h Keluaran data dari satu sisi clock harus sampai di masukan flip-flop selanjutnya sebelum interval setup time di clock eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 30 / 42

31 Sumber Daya Abstraksi Digital Level Logika Level Beban Statis Beban Kapasitif Konduktor Sempurna Delay Propagasi Sumber Daya Dua sumber konsumsi daya di rangkaian digital daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) Dipengaruhi oleh frekuensi perubahan level sinyal Upaya mengontrol konsumsi daya: daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 31 / 42

32 Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 32 / 42

33 Buffer Buffer Tri-state Transmission Implementasi CMOS Buffer sering digunakan di rangkaian yang mempunyai load (beban) kapasitif besar Dapat dibuat dengan kemampuan kapasitas driving yang berbeda Tergantung ukuran transistor yang digunakan Semakin besar transistor kemampuan menangani arus yang lebih banyak Umumnya digunakan untuk mengontrol LED (light emitting diode) Buffer mempunyai fan-out yang lebih besar daripada gerbang logika lainnya Buffer non-inverting Buffer eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 33 / 42

34 Buffer (Gerbang) Tri-State Buffer Tri-state Transmission Implementasi CMOS Gerbang (Buffer) Tri-state mempunyai: satu input (x) satu output (f) satu masukan kontrol (e) Saate = 1, buffer melalukan nilaixke f. Jikae = 0, masukan buffer terputus dari keluaran eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 34 / 42

35 Buffer (Gerbang) Tri-State Buffer Tri-state Transmission Implementasi CMOS Untuk baris dimana e=0, keluaran dinyatakan dengan nilai Z Nilai Z disebut kondisi high-impedance e x f 0 0 Z 0 1 Z Nama tri-state berasal dari 2 keadaan normal (0 dan 1) dan Z sebagai keadaan ketiga (tidak mempunyai eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 35 / 42

36 Tipe Buffer Tri-state 4 konfigurasi buffer tri-state: tipe output dan sinyal kontrol Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 36 / 42

37 Aplikasi Buffer Buffer Tri-state Transmission Implementasi CMOS Kedua output gerbang tristate dihubungkan Ini dimungkinkan, karena salah satu keluaran gerbang tri-state akan Z (high-impedance) Fungsi: multiplekser eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 37 / 42

38 Transmission Buffer Tri-state Transmission Implementasi CMOS Transmission gate (TG) berfungsi seperti saklar, menghubungkan input (x) ke output (f) Umumnya digunakan untuk mengimplementasikan gerbang XOR dan rangkaian eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 38 / 42

39 Buffer non-inverting CMOS Menggunakan 4 transistor Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 39 / 42

40 Transmission CMOS Menggunakan 2 transistor Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 40 / 42

41 Buffer Tri-state CMOS Menggunakan 8 transistor Buffer Tri-state Transmission Implementasi eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 41 / 42

42 Multiplekser dan XOR dengan TG Buffer Tri-state Transmission Implementasi CMOS Hitung jumlah transistor yang eko didik widianto ( TSK205 Sistem Digital - Siskom Undip 42 / 42