Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal
|
|
|
- Suharto Johan
- 7 tahun lalu
- Tontonan:
Transkripsi
1 untuk Gerbang Logika Kuliah#6 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro
2 Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian SOP dan POS dengan penyederhanaan ekspresi logika secara Aljabar, peta Karnaugh, tabular Quine-McCluskey dan rangkaian multi-output. Dijabarkan juga program bantu komputer untuk melakukan sintesis rangkaian logika minimum dan analisis rangkaian, yaitu Bmin, Qmls dan Qucs
3 Tentang Kuliah Implementasi gerbang-gerbang logika menggunakan teknologi CMOS serta abstraksi sistem terhadap underlying hardwarenya Bagaimana transistor beroperasi dan membentuk saklar sederhana NMOS, PMOS dan CMOS Gerbang logika CMOS: NOT, AND, OR, NAND, NOR Buffer, tristate dan gerbang transmisi (TG) CMOS untuk buffer dan TG Tinjauan praktikal implementasi sistem: asumsi dan disiplin dalam abstraksi sistem digital
4 Kompetensi Dasar Setelah mempelajari bab ini, mahasiswa akan mampu: Link 1. [C4] Mahasiswa akan mampu mengimplementasikan gerbang-gerbang dan rangkaian logika menggunakan CMOS dengan tepat 2. [C4] Mahasiswa akan mampu menjelaskan dan mengaplikasikan asumsi dan disiplin dalam perancangan sistem digital saat implementasi secara fisik Website: kuliah-sistem-digital-tsk /
5 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi
6 Saklar Transistor Rangkaian logika dibangun dengan transistor Asumsi sebuah transistor beroperasi seperti saklar sederhana yang dikontrol oleh sinyal logika x TIpe transistor untuk mengimplementasikan saklar sederhana yang sering digunakan adalah MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 2 tipe MOSFET: N-channel (NMOS) P-channel (PMOS) Rangkaian terintegrasi (IC, integrated circuit) menggunakan CMOS (Complementary MOS) yang tersusun atas NMOS dan PMOS Tidak hanya menggunakan salah satu transistor NMOS atau PMOS saja, namun pasangan NMOS dan PMOS dalam satu chip CMOS: Complementary MOS Gerbang Logika CMOS
7 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi CMOS: Complementary MOS Gerbang Logika CMOS
8 sebagai Switch Simbol NMOS CMOS: Complementary MOS Gerbang Logika CMOS Model saklar NMOS: Fungsi saklar: x low (x = 0) saklar terbuka x high (x = 1) saklar tersambung s
9 Operasi NMOS sebagai Saklar Transistor beroperasi dengan mengontrol tegangan V G di terminal Gate (G) Jika V G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika V G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D) CMOS: Complementary MOS Gerbang Logika CMOS
10 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi CMOS: Complementary MOS Gerbang Logika CMOS
11 sebagai Switch Simbol PMOS CMOS: Complementary MOS Gerbang Logika CMOS Model saklar NMOS: Fungsi saklar: x low (x = 0) saklar tersambung x high (x = 1) saklar terputus
12 Operasi PMOS sebagai Saklar Transistor beroperasi dengan mengontrol tegangan V G di terminal Gate (G) Jika V G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika V G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D) CMOS: Complementary MOS Gerbang Logika CMOS
13 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi CMOS: Complementary MOS Gerbang Logika CMOS
14 NMOS dan PMOS dalam Rangkaian Logika CMOS: Complementary MOS Gerbang Logika CMOS
15 NMOS dan PMOS dalam Rangkaian Logika Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD Disebabkan cara operasi transistor: tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke VDD tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke GND Sehingga Dibentuk CMOS, transistor NMOS dan PMOS dipasangkan CMOS: Complementary MOS Gerbang Logika CMOS
16 Gerbang Logika CMOS Gerbang CMOS: pasangan NMOS dan PMOS transistor NMOS membentuk pull-down network (PDN) transistor PMOS membentuk pull-up network (PUN) Fungsi yang direalisasikan dengan PDN dan PUN adalah saling berkomplemen satu dengan yang lain PDN dan PUN mempunyai jumlah transistor yang sama Disusun sehingga kedua jaringan adalah dual satu sama lain Dimana PDN mempunyai transistor NMOS secara seri, maka PUN mempunyai PMOS secara paralel dan sebaliknya CMOS: Complementary MOS Gerbang Logika CMOS
17 Gerbang Logika CMOS Untuk semua valuasi sinyal masukan: PDN menarik Vf ke Gnd (pull-down); atau PUN menarik Vf ke V DD (pull-up) CMOS: Complementary MOS Gerbang Logika CMOS
18 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi CMOS: Complementary MOS Gerbang Logika CMOS
19 Gerbang NOT CMOS Diimplementasikan dengan 2 transistor CMOS: Complementary MOS Gerbang Logika CMOS
20 Gerbang NAND CMOS Diimplementasikan dengan 4 transistor CMOS: Complementary MOS x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On Off On On Off Off Off On On 0 Gerbang Logika CMOS
21 Gerbang NOR CMOS Diimplementasikan dengan 4 transistor x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On Off On On Off Off Off On On 0 CMOS: Complementary MOS Gerbang Logika CMOS
22 Gerbang AND CMOS Diimplementasikan dengan 6 transistor CMOS: Complementary MOS x 1 x 2 T1 T2 T3 T4 T5 T6 f Gerbang Logika CMOS 0 0 On On Off Off Off On On Off Off On Off On Off On On Off Off On Off Off On On On Off 1
23 Gerbang OR CMOS Diimplementasikan dengan 6 transistor CMOS: Complementary MOS x 1 x 2 T1 T2 T3 T4 T5 T6 f Gerbang Logika CMOS 0 0 On On Off Off Off On On Off Off On On Off Off On On Off On Off Off Off On On On Off 1
24 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
25 Sistem Kompleks -> Abstraksi Bagaimana sebuah IC kompleks dapat didesain? tersusun atas jutaan (milyaran) transistor melakukan fungsi kompleks Solusinya adalah dengan abstraksi (digital) mengidentifikasikan aspek yang penting untuk dikerjakan menyembunyikan detail dari aspek yang lain Abstraksi digital: membuat asumsi mengikuti disiplin yang membuat asumsi valid sehingga detail dapat disembunyikan, fokus dengan yang penting Setidaknya terdapat 5 asumsi dan disiplin dalam abstraksi digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
26 Asumsi 1. Asumsi #1: semua sinyal mempunyai level logika yang memadai untuk merepresentasikan nilai 0 dan 1 Disiplin: memberikan noise margin yang mencukupi dalam transmisi sinyal digital 2. Asumsi #2: arus untuk mensuplai komponen telah mencukupi tanpa mengganggu level logika Disiplin: jumlah fanout memenuhi konstrain beban statis (rangkaian tidak overload) 3. Asumsi #3: perubahan level sinyal terjadi seketika tanpa dipengaruhi oleh beban kapasitif Disiplin: jumlah fanout dibatasi sehingga pengaruh beban kapasitif masih memenuhi konstrain delay propagasi 4. Asumsi #4: delay propagasi NOL (wire adalah konduktor sempurna) Disiplin: menjaga delay propogasi sinyal masih memenuhi konstrain kecepatan data 5. Asumsi #5: sebuah flip-flop menyimpan nilai masukan D seketika saat ada transisi naik sinyal clock (dari 0 ke 1) dan dipropagasikan ke keluaran Q Disiplin: rangkain harus menenuhi konstrain hold-time t h dan setup-time t su Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
27 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
28 Asumsi #1: Level Logika Asumsi: Semua sinyal mempunyai tegangan low dan high yang memadai (level logika) untuk merepresentasikan nilai diskrit 0 dan 1 (positive-logic) Saat ini, level logika TTL menjadi level standar untuk IC logika Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V Menggunakan tegangan threshold untuk membedakan nilai 0 dan 1 akan dibahas detail penggunaan 1 buah threshold, 2-buah threshold dan 4-buah threshold (dengan noise margin) Akan problem sensitivitas saat ada variasi threshold (misalnya di penerima) Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
29 Nilai Logika sebagai Level Tegangan Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif Level tegangan di atas threshold logika 1 (high, H) Level tegangan di bawah threshold logika 0 (low, L) Sistem logika negatif sebaliknya Level tegangan di atas threshold logika 0 (low, L) Level tegangan di bawah threshold logika 1 (high, H) Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
30 Level Tegangan Threshold V ss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan V ss = 0V V DD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan V DD = 5V Sistem Logika Positif Level tegangan untuk V 0,max (threshold maksimal) dan V 1,min (threshold minimal) tergantung dari teknologi implementasi Nilai tegangan antara Vss - V 0,max logika 0 (low, L) Nilai tegangan antara V1,min - V DD logika 1 (high, H) Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
31 Margin Noise Menggunakan 2 threshold: threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi Solusi: menambah threshold output V OL < V IL dan V OH > V OL Disiplin: komponen mematuhi spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak terganggu Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
32 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
33 Asumsi #2: Level Beban Statis Asumsi: Arus untuk mensuplai komponen mencukupi tanpa mengganggu level logika Ditentukan oleh rangkaian internal di komponen (resistansi output seri) Static load: arus yang mengalir saat beban dihubungkan ke output rangkaian Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan high: komponen input mensuplai (source) arus ke beban Masukan low: komponen menerima (sink) arus dari beban Disiplin: rangkaian tidak overload, membatasi fanout untuk memenuhi konstrain beban statis Manufaktur menyediakan karakteristik load statis (I OH, I OL, I IH dan I IL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level logika Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
34 Karakteristik beban statis Diberikan: Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal), positif (arus masuk ke terminal) Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Tiap keluaran terminal dapat source/sink arus 24mA dan beban masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout Asumsi #5: Flip-flip (Sekuensial)
35 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
36 Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi: Perubahan level sinyal terjadi secara seketika Real: transisi level sinyal tidak seketika rise-time (t r ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (t f ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah Di tiap komponen: resistansi seri (r s), kapasitansi masukan (C in ) Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Saat output dihubungkan dengan beberapa beban masukan secara paralel, C in = total Cin semua masukan. Transisi jadi lebih lambat (landai) Disiplin: Minimalkan fanout untuk mengurangi beban kapasitif, sehingga memenuhi konstrain delay propagasi
37 Delay Propagasi Selain itu, delay propagasi komponen (t pd ): lamanya waktu dari perubahan input sampai outputnya berubah Misalnya: C in tipikal dari komponen IC logika adalah 5pF. Suatu komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum, t pd 4.3ns yang diukur saat kapasitansi load C L 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum Maksimum fanout = C L /C in = 50pF/5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan masukan Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
38 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
39 Asumsi #4: Wire adalah Konduktor Sempurna Asumsi: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut Wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Wire adalah jalur transmisi Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan Disiplin: menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan data Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
40 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
41 Asumsi #5: Flip-flip (Sekuensial) Asumsi: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang tersimpan akan terlihat di keluarannya seketika itu juga Flip-flop membutuhkan nilai yang akan disimpan harus ada di jalur masukan dalam interval waktu sebelum transisi clock naik. Disebut setup time Dan nilainya harus tidak berubah antara interval tersebut sampai suatu interval setelah transisi clock naik. Disebut hold time Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada delay. Disebut clock-to-output delay Disiplin: rangkaian harus memenuhi konstrain berikut Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Perubahan data masukan harus tidak terjadi dalam interval t h Keluaran data dari satu sisi clock harus sampai di masukan flip-flop selanjutnya sebelum interval setup time t su di clock berikutnya
42 Sumber Daya Dua sumber konsumsi daya di rangkaian digital daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) Dipengaruhi oleh frekuensi perubahan level sinyal Upaya mengontrol konsumsi daya: daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi sinyal Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)
43 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Gerbang Buffer
44 Buffer Buffer sering digunakan di rangkaian yang mempunyai load (beban) kapasitif besar Dapat dibuat dengan kemampuan kapasitas driving yang berbeda Tergantung ukuran transistor yang digunakan Semakin besar transistor kemampuan menangani arus yang lebih banyak Umumnya digunakan untuk mengontrol LED (light emitting diode) Buffer mempunyai fan-out yang lebih besar daripada gerbang logika lainnya Buffer non-inverting Buffer inverting Gerbang Buffer
45 Buffer (Gerbang) Tri-State Gerbang (Buffer) Tri-state mempunyai: satu input (x) satu output (f ) satu masukan kontrol (e) Saat e = 1, buffer melalukan nilai x ke f. Jika e = 0, masukan buffer terputus dari keluaran f Gerbang Buffer
46 Buffer (Gerbang) Tri-State Untuk baris dimana e=0, keluaran dinyatakan dengan nilai Z Nilai Z disebut kondisi high-impedance Nama tri-state berasal dari 2 keadaan normal (0 dan 1) dan Z sebagai keadaan ketiga (tidak mempunyai keluaran) e x f 0 0 Z 0 1 Z Gerbang Buffer
47 Tipe Buffer Tri-state 4 konfigurasi buffer tri-state: tipe output dan sinyal kontrol Gerbang Buffer
48 Aplikasi Buffer Gerbang Buffer Kedua output gerbang tristate dihubungkan Ini dimungkinkan, karena salah satu keluaran gerbang tri-state akan Z (high-impedance) Fungsi: multiplekser 2-masukan
49 Buffer Non-inverting CMOS Menggunakan 4 transistor Gerbang Buffer
50 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Gerbang Buffer
51 Transmission gate (TG) berfungsi seperti saklar, menghubungkan input (x) ke output (f ) Umumnya digunakan untuk mengimplementasikan gerbang XOR dan rangkaian multiplekser Gerbang Buffer
52 CMOS Menggunakan 2 transistor Gerbang Buffer
53 Buffer Tri-state CMOS Menggunakan 8 transistor Gerbang Buffer
54 Multiplekser dan XOR dengan TG Gerbang Buffer Hitung jumlah transistor yang diperlukan
55 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Gerbang XOR Gerbang Aplikasi
56 Gerbang XOR Elemen dasar yang lain adalah gerbang exclusive OR (XOR) Digunakan untuk operasi aritmatika Fungsi XOR ditunjukkan dengan simbol Bentuk SOP, x1 x 2 = x 1 x 2 + x 1 x 2 Keluaran akan bernilai 1 jika dan hanya jika jumlah masukan bernilai 1 ganjil Gerbang XOR Gerbang Aplikasi
57 XOR 3-Variabel dan 4-Variabel Persamaan fungsi XOR 3-masukan: f (x 1, x 2, x 3 ) = x 1 x 2 x 3 Bentuk kanonik SOPnya? Rangkaian logika? Persamaan fungsi XOR 4-masukan: f (x 1, x 2, x 3, x 4 ) = x 1 x 2 x 3 x 4 Bentuk kanonik SOPnya? Rangkaian logika? Gerbang XOR Gerbang Aplikasi
58 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Gerbang XOR Gerbang Aplikasi
59 Gerbang Komplemen XOR adalah gerbang - exclusive NOR Fungsi ditunjukkan dengan simbol Bentuk SOP, x1 x 2 = (x 1 x 2 ) = x 1 x 2 + x 1 x 2 Keluaran akan bernilai 1 hanya jika jumlah masukan dengan nilai 1 genap Disebut juga fungsi kesamaan (ekuivalensi) Gerbang XOR Gerbang Aplikasi
60 3-Variabel dan 4-variabel Persamaan 3-variabel: f (x 1, x 2, x 3 ) = x 1 x 2 x 3 Bentuk kanonik SOP? Rangkaian logika? Persamaan 4-variabel: f (x 1, x 2, x 3, x 4 ) = x 1 x 2 x 3 x 4 Bentuk kanonik SOP? Rangkaian logika? Gerbang XOR Gerbang Aplikasi
61 Bahasan CMOS: Complementary MOS Gerbang Logika CMOS Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Gerbang Buffer Gerbang XOR Gerbang Aplikasi Gerbang XOR Gerbang Aplikasi
62 Aplikasi XOR Rangkaian aritmatika: elemen full-adder, penjumlah/pengurang dan deteksi overflow Parity generator dan deteksi bit error transmisi enkripsi DES ( Gerbang XOR Gerbang Aplikasi
63 Elemen Full Adder (Penjumlah) Gerbang XOR Gerbang Aplikasi
64 Rangkaian Penjumlah dan Pengurang Kontrol Add/Sub = 1 menginverskan masukan Y [n 1,..., 0] dan menjumlahkan dan C 0 = 1 (-Y) = 2 s complement dari Y Gerbang XOR Gerbang Aplikasi
65 Rangkaian Komparator 4-bit Gerbang XOR Gerbang Aplikasi
66 Rangkaian Generator dan Checker Parity Parity generator dan checker untuk data 4-bit Parity genap: nilai 1 dari bit data dan paritynya berjumlah genap Menjamin kehandalan data saat transmisi Mendeteksi 1 kesalahan bit Gerbang XOR Gerbang Aplikasi
67 Enkripsi DES: Data Encryption Standar Gerbang XOR Gerbang Aplikasi The Feistel function (F function) of DES
68 Creative Common Attribution-ShareAlike 3.0 Unported (CC BY-SA 3.0) Anda bebas: untuk Membagikan untuk menyalin, mendistribusikan, dan menyebarkan karya, dan untuk Remix untuk mengadaptasikan karya Di bawah persyaratan berikut: Atribusi Anda harus memberikan atribusi karya sesuai dengan cara-cara yang diminta oleh pembuat karya tersebut atau pihak yang mengeluarkan lisensi Cantumkan sumber asal file ini, yaitu kuliah-sistem-digital-tsk / Pembagian Serupa Jika Anda mengubah, menambah, atau membuat karya lain menggunakan karya ini, Anda hanya boleh menyebarkan karya tersebut hanya dengan lisensi yang sama, serupa, atau kompatibel. Lihat: Creative Commons Attribution-ShareAlike 3.0 Unported License
Teknologi Implementasi: CMOS dan Tinjauan Praktikal
Teknologi Implementasi: CMOS dan Tinjauan Praktikal Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem
Kuliah#6 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Kuliah#6 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian
Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL
TKC305 - Sistem Digital Lanjut Eko Didik Prodi Sistem Komputer - Universitas Diponegoro Pokok Bahasan Kuliah Desain rangkaian digital menggunakan IC seri 74xx Metodologi desain rangkaian 74xx Tinjauan
Kuliah#7 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014
Kuliah#7 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro 21 Maret 2014 http://didik.blog.undip.ac.id 1 untuk mengimplementasikan fungsi logika dikemas dalam satu
Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
Kuliah#2 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan
Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
Kuliah#2 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem
Kuliah#5 TKC205 Sistem Digital. Eko Didik Widianto
& & Kuliah#5 TKC205 Sistem Digital Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Umpan Balik & Sebelumnya dibahas tentang: penyederhanaan
Kuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro
: : Kuliah#11 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik : Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu
Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#12 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Review Kuliah Desain rangkaian sekuensial sinkron FSM (Finite State Machine): diagram state, tabel state
Rangkaian Multilevel
Quine Quine Kuliah#5 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Quine Sebelumnya dibahas tentang optimasi rangkaian dengan penyederhanaan
Metode Quine McKluskey dan Program Bantu Komputer
Quine Quine Program Bantu Kuliah#5 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Penyederhanaan Persamaan Logika Quine Perancangan rangkaian
Kuliah#4 TKC205 Sistem Digital. Eko Didik Widianto
& & Kuliah#4 TKC205 Sistem Digital Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Umpan Balik Sebelumnya dibahas tentang implementasi
Metode Quine McKluskey dan Program Bantu Komputer
Quine Quine Program Bantu Kuliah#6 TSK205 Sistem Digital Eko Didik Departemen Teknik Sistem, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Penyederhanaan Persamaan Logika
Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Review Kuliah Di kuliah sebelumnya
Aljabar Boolean dan Sintesis Fungsi. Logika
dan Sintesis Fungsi dan Sintesis Fungsi Kuliah#3 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Pengantar dan Sintesis Fungsi Dalam
Percobaan 1. Membangun Gerbang Logika Dasar dengan Transistor CMOS
Percobaan 1 Membangun Gerbang Logika Dasar dengan Transistor CMOS 1.1. Tujuan Memberikan pengenalan terhadap VLSI Design CAD Tool: Electric TM Membangun CMOS Inverting Gate: NOT, NAND, dan NOR Mensimulasikan
Kuliah#7 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Kuliah#7 TSK205 - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Pembahasan tentang teknologi implementasi sistem digital Chip logika standar keluarga Chip PLD: PLA,
TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Representasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
Kuliah#3 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
,, Kuliah#3 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro , Sebelumnya dibahas tentang konsep rangkaian logika: Representasi biner dan saklar sebagai elemen
Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC-205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ ) 1 Tentang Kuliah Membahas
Kuliah#4 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Logika Logika Kuliah#4 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Sebelumnya dibahas tentang implementasi fungsi logika menjadi suatu rangkaian
IC (Integrated Circuits)
IC (Integrated Circuits) Crystal semikonduktor silikon (chip) yang didalamnya merupakan integritas dari komponen elektronik (representasi rangkaian gerbang logika) Rangkaian didalam IC dihubungkan dengan
Kuliah#4 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Logika Logika Kuliah#4 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang implementasi fungsi
Pengantar Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TKC305 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TKC305 Sistem Digital Lanjut. Selain
Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#13 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Kuliah#9 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014
Kuliah#9 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro 21 Maret 2014 http://didik.blog.undip.ac.id 1 Review Kuliah Di kuliah sebelumnya dibahas tentang: Representasi
DIODE TRANSISTOR LOGIC (DTL)
DIODE TRANSISTOR LOGIC (DTL) Rangkaian NAND R1 I 1 R C I C X Y Z 0 0 1 X D1 A D3 I 2 D4 B I B Z 0 1 1 0 1 1 1 1 0 D2 Y I 3 R2 I E -V BB Gambar 1.4. Rangkaian NAND rumpun DTL Jika masukan X dan Y keduanya
PERANCANGAN INVERTER SEBAGAI SWITCH MOS PADA IC DAC
PERANCANGAN INVERTER SEBAGAI SWITCH MOS PADA IC DAC Veronica Ernita K. 1), Erma Triawati Ch 2) 1,2,3) Jurusan Teknik Elektro Universitas Gunadarma Jl. Margonda Raya No. 100, Depok 16424, Jawa Barat, Indonesia
Sinyal Logik level dan Famili logik, perubah level
4 level dan Famili logik, perubah level Tujuan : Setelah mempelajari ini diharapkan. Memahami batasan tegangan yang diberlakukan pada logik 2. Memahami batasan tegangan yang diberlakukan pada logik 0 3.
Representasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
Jurusan Teknik Elektro Fakultas Teknik Universitas Surabaya
MA Modul Durasi : Teknologi Digital (61B023) : I / Karakteristik IC TTL dan Penyederhanaan Logika : 165 menit (1 sesi) PENDAHULUAN Teknologi elektronika telah berkembang sangat cepat sehingga hampir semua
Kuliah#1 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Sistem Kuliah#1 TSK205 Sistem - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sistem Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem.
BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA
BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA Alokasi Waktu : 8 x 45 menit Tujuan Instruksional Khusus : 1. Mahasiswa dapat menjelaskan theorema dan sifat dasar dari aljabar Boolean. 2. Mahasiswa dapat menjelaskan
MODUL I TEGANGAN KERJA DAN LOGIKA
MODUL I TEGANGAN KERJA DAN LOGIKA I. Tujuan instruksional khusus 1. Menyelidiki Tegangan Kerja dari Integrated Cicuit (IC) Digital keluarga TTL. 2. Membuktikan Tegangan Logika IC Digital keluarga TTL II.
Perancangan Rangkaian Logika. Sintesis Rangkaian Logika
Sintesis Rangkaian Logika Eko Didik Widianto (didik@undip.ac.id) 21 Maret 2011 Program Studi Sistem Komputer - Universitas Diponegoro Artikel ini menjelaskan secara khusus langkah-langkah sintesis untuk
RANGKAIAN LOGIKA DISKRIT
RANGKAIAN LOGIKA DISKRIT Materi 1. Gerbang Logika Dasar 2. Tabel Kebenaran 3. Analisa Pewaktuan GERBANG LOGIKA DASAR Gerbang Logika blok dasar untuk membentuk rangkaian elektronika digital Sebuah gerbang
Gambar 1.13 Board evaluasi FPGA Xilinx Spartan-3E dari Digilenc Gambar 1.14 Aplikasi PLD untuk kamera fotografi berkecepatan
D A F TA R G A M B A R Gambar 1.1 Sinyal v(t) = 5 sin (2πt) dimana besar tegangan merupakan fungsi dari waktu t... 4 Gambar 1.2 Diagram blok sistem yang terdiri atas masukan, keluaran, proses dan elemen
Gerbang logika dasar: AND, OR, NOT, NAND dan NOR
K O N S E P R A N G K A I A N L O G I K A 1 Sistem digital dapat dimodelkan ke dalam rangkaian logika. Rangkaian logika ini mempunyai satu atau lebih masukan dan satu atau/lebih keluaran. Rangkaian logika
Pengantar Sistem Digital
Pengantar Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 1 / 26 Bahasan Deskripsi Kuliah Tata Tertib Kuliah Sistem Evaluasi Buku Acuan/Referensi
BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang
1 BAB I PENDAHULUAN 1.1 Latar Belakang Sistem digital merupakan salah satu sistem yang digunakan dalam pemrosesan sinyal atau data. Sebelum dimulainya era digital, pemrosesan sinyal atau data dilakukan
Teknik Digital. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Teknik Digital Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Pendahuluan Perancangan H/W (1) Mengapa perancangan
TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
Metode Minimisasi Quine McKluskey dan Rangkaian Multilevel
Metode Minimisasi Quine McKluskey dan Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom
LAB #1 DASAR RANGKAIAN DIGITAL
LAB #1 DASAR RANGKAIAN DIGITAL TUJUAN 1. Untuk mempelajari operasi dari gerbang logika dasar. 2. Untuk membangun rangkaian logika dari persamaan Boolean. 3. Untuk memperkenalkan beberapa konsep dasar dan
KONTRAK PEMBELAJARAN (KP) MATA KULIAH
KONTRAK PEMBELAJARAN (KP) MATA KULIAH Kode MK: TKC205 Program Studi Sistem Komputer Fakultas Teknik Universitas Diponegoro Pengajar : Eko Didik Widianto, ST, MT Semester : 2 KONTRAK PEMBELAJARAN Nama Mata
STRUKTUR CMOS. Eri Prasetyo Wibowo.
STRUKTUR CMOS Eri Prasetyo Wibowo http://pusatstudi.gunadarma.ac.id/pscitra Structur Komplemen MOS CMOS = NMOS + PMOS structur CMOS adalah campuran transistors NMOS et PMOS digunakan untuk sebuah operasi
Rangkaian Logika. Eko Didik Widianto. Sistem Komputer - Universitas eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32
Rangkaian Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32 Bahasan Representasi Biner Konsep Dasar Elemen Biner Fungsi AND
=== PERANCANGAN RANGKAIAN SEKUENSIAL ===
=== PERANCANGAN RANGKAIAN SEKUENSIAL === Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu. Variabel Masukan Keadaan
BAB IV : RANGKAIAN LOGIKA
BAB IV : RANGKAIAN LOGIKA 1. Gerbang AND, OR dan NOT Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan
PERANCANGAN SISTEM DIGITAL Rangkaian Logika Pernantin Tarigan Edisi ke-2 USU Press
PERANCANGAN SISTEM DIGITAL Rangkaian Logika Pernantin Tarigan Edisi ke-2 USU Press Designing with TTL Integrated Circuits Texas Instruments Inc. McGraw Hill International TTL Data Book Fairchild Semiconductor
MODUL II GATE GATE LOGIKA
MODUL II GTE GTE LOGIK I. Tujuan instruksional khusus. Menyelidiki operasi logika dari gate-gate logika 2. Membuktikan dan mengamati oiperasi logika dari gate-gate logika. II. Dasar Teori Gerbang Logika
1 Deskripsi Perkuliahan
Kontrak Perkuliahan Mata Kuliah : Sistem Digital Kode / SKS : TSK 205 / 2 SKS Pengajar : Eko Didik Widianto, ST., MT. Jadwal : a) Kamis, jam 09.30 11.10, Ruang D304 (Kelas A) b) Selasa, jam 07.50 09.30,
MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA
MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA YAYASAN SANDHYKARA PUTRA TELKOM SMK TELKOM SANDHY PUTRA MALANG 28 MODUL III GERBANG LOGIKA & RANGKAIAN KOMBINASIONAL Mata Pelajaran : Teknik Digital Kelas
LAPORAN PRAKTIKUM. Disusun Untuk Memenuhi Salah Satu Tugas Kelompok Mata Kuliah Praktikum Teknik Digital Dosen Pengampu Dr.Enjang A.Juanda,M.pd.,M.T.
LAPORAN PRAKTIKUM Disusun Untuk Memenuhi Salah Satu Tugas Kelompok Mata Kuliah Praktikum Teknik Digital Dosen Pengampu Dr.Enjang A.Juanda,M.pd.,M.T. Oleh : Kelompok 7 Adhitya Sufarinto (1304927) Fernando
MODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
Latihan 19 Maret 2013
Arsitektur Komputer Latihan 19 Maret 2013 Nama : Neige Devi Samyono (55412277) Shekar Denanda (56412970) Kelas : 2IA15 Tahun : 2013/2014 Mata Kuliah : Arsitektur Komputer Dosen : Fauziah S.Kom JURUSAN
O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012
O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012 Outline Penjelasan tiga operasi logika dasar dalam sistem digital. Penjelasan Operasi dan Tabel Kebenaran logika AND, OR, NAND, NOR
dan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
BAB III PERANCANGAN PENGUAT KELAS D
BAB III PERANCANGAN PENGUAT KELAS D TANPA TAPIS LC PADA BAGIAN KELUARAN DENGAN MODULASI TIGA ARAS Pada bab III penulis akan menjelaskan perancangan dari penguat kelas D tanpa tapis LC dengan menerapkan
LAPORAN PRAKTIKUM RANGKAIAN LOGIKA (TEGANGAN KERJA DAN LOGIKA)
LAPORAN PRAKTIKUM RANGKAIAN LOGIKA (TEGANGAN KERJA DAN LOGIKA) DISUSUN OLEH : NAMA : SALAHUDDIN NIM : 7034007 KELAS : E1 KEMENTERIAN PENDIDIKAN DAN KEBUDAYAAN POLITEKNIK NEGERI LHOKSEUMAWE JURUSAN TEKNIK
Review Digital Logic. Eri Prasetyo Gunadarma University.
Review Digital Logic Eri Prasetyo Gunadarma University http://eri.staffsite.gunadarma.ac.id http://pusatstudi.gunadarma.ac.id/pscitra Definisi Gerbang logika Rangkaian logika menghasilkan sebuah nilai
1. TEGANGAN KERJA DAN LOGIKA
1. TEGANGAN KERJA AN LOGIKA I. Tujuan 1. Menyelidiki Tegangan Kerja dari Integrated Cicuit (IC) igital keluarga TTL. 2. Membuktikan Tegangan Logika IC igital keluarga TTL II. asar Teori Texas Instrument
PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA
LOGIKA MESIN PENDAHULUAN Data dan instruksi ditransmisikan diantara berbagai bagian prosesor atau diantara prosesor dan periperal dgn menggunakan PULSE TRAIN. Berbagai tugas dijalankan dgn cara menyampaikan
Review Kuliah. TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu saat hanya ditentukan oleh
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja 2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip- Flop PENDAHULUAN
Tabel 1. Karakteristik IC TTL dan CMOS
BAB II TINJAUAN PUSTAKA 2.1. IC Digital TTL dan CMOS Berdasarkan teknologi pembuatannya, IC digital dibedakan menjadi dua jenis, yaitu TTL (Transistor-Transistor Logic) dan CMOS (Complementary Metal Oxide
RANGKAIAN SEKUENSIAL
RANGKAIAN SEKUENSIAL Rangkaian Sekuensial Elemen Penyimpan dan Statenya Rangkaian yang nilai keluarannya tidak hanya tergantung dari masukan saat ini, juga dari nilai keluaran sebelumnya Rangkaian mempunyai
BAB III PERANCANGAN DAN PENGUKURAN
BAB III PERANCANGAN DAN PENGUKURAN 3.1 Perancangan Sistem Perancangan mixer audio digital terbagi menjadi beberapa bagian yaitu : Perancangan rangkaian timer ( timer circuit ) Perancangan rangkaian low
adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian
Pertemuan ke 2 1 BAB I Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang aplikasi elemen flip-flop pada counter dan register serta clock mode, pulse mode, dan level mode. Manfaat Memberikan
1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
2. GATE GATE LOGIKA. I. Tujuan 1. Menyelidiki operasi logika dari gate-gate logika 2. Membuktikan dan mengamati oiperasi logika dari gate-gate logika.
2. GTE GTE LOGIK I. Tujuan. Menyelidiki operasi logika dari gate-gate logika 2. Membuktikan dan mengamati oiperasi logika dari gate-gate logika. II. Dasar Teori Gerbang Logika merupakan dasar pembentuk
Mesin Mealy. Bahasan Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Fakultas Teknik Universitas Diponegoro
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Bahasan Kuliah Model Mealy Model rangkaian sekuensial sinkron Keluaran rangkaian tergantung dari nilai
DASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Rangkaian Kombinasional
Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip 1 / 18 Review Kuliah Di kuliah
Representasi Data Digital (Bagian 1)
Bilangan Data (Bagian 1) Kuliah#9 TKC-205 Sistem Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Preview
Simulasi Rancangan Gerbang Logika 3 Wide - 3 Input AND-Or-Inverter teknologi ECL
7 Simulasi Rancangan Gerbang Logika 3 Wide - 3 Input AND-Or-Inverter teknologi ECL Lily M. Sikome, Mochammad Rif an, Onny Setyawati danwijono Abstrak Paper ini berisi simulasi rancangan rangkaian 3 Wi
Antarmuka CPU. TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TSK304 - Teknik Interface dan Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang: Dasar-dasar elektronik dan kebutuhan desain mikroprosesor Interkoneksi CPU, memori
1). Synchronous Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counterdigunakan untuk berbagai operasi
1 DC SWITCH 1.1 TUJUAN
1 DC SWITCH 1.1 TUJUAN 1.Praktikan dapat memahami prinsip dasar saklar elektronik menggunakan transistor. 2.Praktikan dapat memahami prinsip dasar saklar elektronik menggunakan MOSFET. 3.Praktikan dapat
PERTEMUAN 1 SISTEM DIGITAL
PERTEMUAN 1 SISTEM DIGITAL Sasaran Pertemuan 1 - Mahasiswa diharapkan mengerti akan perbedaan antara sistem digital dan sistem analog - Mahasiswa diharapkan mengerti tentang macam macam dan cara kerja
FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop
FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah
BAB 1. KONSEP DASAR DIGITAL
1. KONSEP DSR DIGITL Materi : 1. Representasi entuk Digital dan nalog 2. entuk Sinyal Digital 3. Transmisi Serial & Paralel 4. Switch dalam Rangkaian Elektronika 5. Gerbang Logika Dasar 6. Tabel Kebenaran
BAB III RANGKAIAN LOGIKA
BAB III RANGKAIAN LOGIKA BAB III RANGKAIAN LOGIKA Alat-alat digital dan rangkaian-rangkaian logika bekerja dalam sistem bilangan biner; yaitu, semua variabel-variabel rangkaian adalah salah satu 0 atau
BAB I 1. BAB I PENDAHULUAN
BAB I 1. BAB I PENDAHULUAN 1.1 Latar Belakang Kebutuhan akan konverter daya yang efisien dan berukuran kecil terus berkembang di berbagai bidang. Mulai dari charger baterai, catu daya komputer, hingga
Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
MODUL 04 PENGENALAN TRANSISTOR SEBAGAI SWITCH
P R O G R A M S T U D I F I S I K A F M I P A I T B LABORATORIUM ELEKTRONIKA DAN INSTRUMENTASI MODUL 04 PENGENALAN TRANSISTOR SEBAGAI SWITCH 1 TUJUAN Memahami karakteristik kerja transistor BJT dan FET
Perancangan Rangkaian Logika. Sintesis Rangkaian Logika
Sintesis Rangkaian Logika Eko Didik Widianto (didik@undip.ac.id) 21 Maret 2011 Program Studi Sistem Komputer - Universitas Diponegoro Artikel ini menjelaskan secara khusus langkah-langkah sintesis untuk
Percobaan 2. Membangun Logika Kombinasi dengan Transistor CMOS
Percobaan 2 Membangun Logika Kombinasi dengan Transistor CMOS 2.1. Tujuan Memberikan pengenalan terhadap VLSI Design CAD Tool: Electric TM Memperkenalkan pendekatan desain hirarki (Hierarchical Design
Sasaran Pertemuan 1. Tugas Kelompok
Sasaran Pertemuan 1 PERTEMUAN 1 SISTEM DIGITAL - Mahasiswa diharapkan mengerti akan perbedaan antara sistem digital dan sistem analog - Mahasiswa diharapkan mengerti tentang macam macam dan cara kerja
Aplikasi Gerbang Logika untuk Pembuatan Prototipe Penjemur Ikan Otomatis Vivi Oktavia a, Boni P. Lapanporo a*, Andi Ihwan a
Aplikasi Gerbang Logika untuk Pembuatan Prototipe Penjemur Ikan Otomatis Vivi Oktavia a, Boni P. Lapanporo a*, Andi Ihwan a a Jurusan Fisika FMIPA Universitas Tanjungpura Jl. Prof. Dr. H. Hadari Nawawi
RANGKAIAN PEMBANDING DAN PENJUMLAH
RANGKAIAN PEMBANDING DAN PENJUMLAH Gerbang-gerbang logika digunakan dalam peralatan digital dan sistem informasi digital untuk : a. mengendalikan aliran informasi, b. menyandi maupun menerjemahkan sandi
EMS. 2 A Dual H-Bridge
EMS 2 A Dual H-Bridge Daftar Isi 1. Pendahuluan... 3 2. Spesifikasi... 3 3. Tata Letak Komponen... 3 4. Keterangan Antarmuka... 4 5. Contoh Koneksi... 5 5.1. Contoh Koneksi Untuk 2 Buah Motor 2 Arah...
FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL Gerbang Logika Dasar, Universal NAND dan Semester 3
1. Kompetensi FAKULTAS TEKNIK No. LST/PTI/PTI6205/02 Revisi: 00 Tgl: 8 September 2014 Page 1 of 6 Dengan mengikuti perkuliahan praktek, diharapkan mahasiswa memiliki kedisiplinan, tanggung jawab dan dapat
Sistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
IC atau integrated circuit adalah komponen elektronika semikonduktor yang merupakan gabungan
Pengertian IC TTL Dan CMOS 9 IC atau integrated circuit adalah komponen elektronika semikonduktor yang merupakan gabungan dari ratusan atau ribuan komponen-komponen lain. Bentuk IC berupa kepingan silikon
BAB III PERANCANGAN SISTEM
25 BAB III PERANCANGAN SISTEM Sistem monitoring ini terdiri dari perangkat keras (hadware) dan perangkat lunak (software). Perangkat keras terdiri dari bagian blok pengirim (transmitter) dan blok penerima
PENDAHULUAN SISTEM DIGITAL
PENDAHULUAN SISTEM DIGITAL a. Representation of Logic Function Sejarah sampai terbentuknya Logic function Pada awalnya saat ingin membuat suatu rangkaian, komponen-komponen yang ada harus dirangkai, kemudian