Rangkaian Digital Kombinasional S1 Informatika ST3 Telkom Purwokerto
Logika kombinasi Comparator Penjumlah Biner Multiplexer Demultiplexer Decoder
Comparator Equality Non Equality Comparator
Non Equality Comparator Definisi : Rangkaian Logika yang memberikan keadaan output tinggi jika keadaan input-inputnya berbeda
Tabel kebenaran Input Output A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Peta Karnough 0 1 1 0
Bentuk SOP minimum Y=AB+AB Y(A,B)= (1,2) Bentuk POS minimum Y=(A+B)(A+B) Y(A,B)= П(0,3)
Gerbang XOR (IC 7486) Y=A+B Buatlah tabel kebenaran XOR untuk 3 input!
Equality Comparator Definisi : Rangkaian Logika yang memberikan keadaan output tinggi jika keadaan inputinputnya sama
Tabel kebenaran Input Output A B Y 0 0 1 0 1 0 1 0 0 1 1 1 Peta Karnough 1 0 0 1
Bentuk SOP minimum Y=AB+AB Y(A,B)= (0,3) Bentuk POS minimum Y=(A+B)(A+B) Y(A,B)= П(1,2)
Gerbang XNOR (IC 74266) Y=A B Buatlah tabel kebenaran XNOR untuk 3 input!
Penjumlah Biner (Adder) Half Adder Full Adder Full Adder Paralel
Half Adder Definisi : Merupakan rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previous carry) pada inputnya.
Input Output A B S Cn 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A B Keterangan : : Augend (bilangan yang dijumlahkan) : Addend (bilangan penjumlah) S : Sum (hasil penjumlahan) Cn : Next carry (bawaan berikutnya)
Implementasi dan simbol half adder
Full adder Definisi : Merupakan rangkaian penjumlah yang menyertakan bawaan sebelumnya (previous carry) pada inputnya.
Input Output A B Cp S Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
Persamaan output S=A+B+Cp Implementasi XOR dan simbol Full Adder
Implementasi full adder dengan half adder
Full adder paralel Definisi : Merupakan rangkaian logika yang melakukan proses penjumlahan data biner n-bit.
Full Adder Paralel 4-bit dibangun dengan menempatkan 4 buah full adder 1 bit secara berjajar. Selanjutnya, input dan output full adder terbawah ditetapkan sebagai input dan output dengan bobot terkecil atau LSB yaitu A 0 B 0, dan S 0 Input Previous Carry (Cp) pada full adder terbawah ditetapkan sebagai input carry (Ci) pada full adder paralel
Full Adder Parallel
Operasi penjumlahan pada full adder paralel Misalkan melakukan penjumlahan bilangan desimal 3+2, dengan anggapan Input carry (Ci)=0, maka prosesnya adalah : Ci = 0 A = A 3 A 2 A 1 A 0 = 0 0 1 1 B = B 3 B 2 B 1 B 0 = 0 0 1 0 + S = S 3 S 2 S 1 S 0 = 0 1 0 1 Co = = 0
SM (Sign-magnitude representation) Representasi besaran bertanda -5 (perhatikan tanda -/negatif/minus didepan angka 5) 5 (desimal) dalam bilangan biner adalah 101 Karena menggunakan full adder paralel 4 bit, maka, 1 bit paling kiri menunjukkan sifat bilangannya, negatif/positif. Bilangan positif, menggunakan angka 0 untuk merepresentasikannya Angka 1 digunakan untuk merepresentasikan bilangan negatf
-5 Least Significant Bit (LSB) SM 1101 Most Significant Bit (MSB) sekaligus sebagai sign
S1C (Signed-1 s complement representation) Representasi komplemen pertama bertanda -5 Di komplemenkan menjadi 010 SM 1101 S1C 1010 Most Significant Bit (MSB) sekaligus sebagai sign
S2C (Signed-2 s complement representation) Representasi komplemen kedua bertanda -5 Di komplemenkan menjadi 010 SM 1 + 1101 1011 S2C Most Significant Bit (MSB) sekaligus sebagai sign
Penjumlahan dengan bilangan negatif Jenis representasi +5-5 SM 0101 1101 S1C - 1010 S2C - 1011
Multiplexer Merupakan rangkaian logika yang berfungsi memilih data yang ada pada inputnya untuk disalurkan ke outputnya dengan bantuan sinyal pemilih atau sinyal kontrol Kata multiplexer sering dikemukakan dalam bentuk singkat MUX Multiplexer disebut juga sebagai pemilih data (data selector). Jumlah input multiplexer adalah 2 n (n=1,2,3...) dengan n merupakan jumlah bit sinyal pemilih.
Tabel kebenaran Input Output S 1 S 0 Y 0 0 I 0 0 1 I 1 1 0 I 2 1 1 I 3
Multiplexer pada dasarnya adalah rangkaian logika berbentuk AND-OR atau SOP. Berdasarkan tabel kebenarannya, maka dapat diperoleh product atau suku persamaan SOP Y=S 1 S 0 I 0 +S 1 S 0 I 1 + S 1 S 0 I 2 +S 1 S 0 I 3 Berdasarkan persamaan output MUX 4 ke 1 diatas, jelaskan cara kerja multiplexer, jika sinyal pemilihnya S 1 S 0 =00! Dengan menggunakan cara penurunan yang sama dengan MUX 4 ke 1, tulislah persamaan output untuk MUX 8 ke 1!
Demultiplexer Merupakan rangkaian logika yang berfungsi menyalurkan data yang ada pada inputnya ke salah satu dari beberapa outputnya dengan bantuan sinyal pemilih atau sinyal kontrol. Dalam penyebutannya, demultiplexer sering dikemukakan dalam bentuk singkatanya saja, yaitu DEMUX. Demultiplexer disebut juga penyalur data (data distributor) dan fungsinya merupakan kebalikan dari fungsi multiplexer. Jumlah output DEMUX adalah 2 n (n=1,2,3...) dengan n merupakan jumlah bit sinyal pemilih.
Tabel kebenaran Pemilih Output S 1 S 0 Y 0 Y 1 Y 2 Y 3 0 0 I 0 0 0 0 1 0 I 0 0 1 0 0 0 I 0 1 1 0 0 0 I
Demultiplexer pada dasarnya adalah kumpulan gerbang AND. Berdasarkan tabel kebenaran diatas, diperoleh persamaan outputnya sbb : Y 0 =S 1 S 0 I Y 1 =S 1 S 0 I Y 2 =S 1 S 0 I Y 3 =S 1 S 0 I Untuk sinyal pemilih S 1 S 0 =00, tuliskan output DEMUX 3 ke 8!
Cobalah untuk mengecek, berapa nilai Y 0 Y 1 Y 2 Y 3 untuk S 1 S 0 =01, S 1 S 0 =10, S 1 S 0 =11, apakah hasilnya sudah sesuai dengan tabel kebenaran?
Tabel kebenaran Input Output Enable Pemilih I S 1 S 0 Y 0 Y 1 Y 2 Y 3 1 x x 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0
Encoder Definisi : Merupakan rangkaian logika yang berfungsi mengubah data yang ada pada inputnya menjadi kode-kode biner pada outputnya. Contoh encoder oktal ke biner atau disebut juga encoder 8 ke 3, berfungsi mengubah data bilangan oktal pada inputnya menjadi kode biner 3 bit pada outputnya.
Tabel Kebenaran encoder prioritas 8 ke 3 input jenis active high INPUT OUTPUT 0 1 2 3 4 5 6 7 C B A 1 0 0 0 0 0 0 0 0 0 0 X 1 0 0 0 0 0 0 0 0 1 X X 1 0 0 0 0 0 0 1 0 X X X 1 0 0 0 0 0 1 1 X X X X 1 0 0 0 1 0 0 X X X X X 1 0 0 1 0 1 X X X X X X 1 0 1 1 0 X X X X X X X 1 1 1 1
Decoder Definisi : Merupakan rangkaian logika yang berfungsi mengkode ulang atau mentafsirkan kode-kode biner yang ada pada inputnya menjadi data asli pada outputnya, dan fungsinya merupakan kebalikan dari fungsi encoder. Contoh : decoder 2 ke 4 berfungsi menafsirkan kode-kode biner 2 bit menjadi data asli bilangan desimal 0 sampai dengan 3.
Tabel kebenaran Input Output B A Y 0 Y 1 Y 2 Y 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1