Encoder, Multiplexer, Demultiplexer, Shifter, PLA
|
|
- Hengki Setiawan
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Encoder, Multiplexer, Demultiplexer, Shifter, PLA Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015
2 Bahan Presentasi Bagian 9 E N C O D E R (Rangkaian yang melakukan Bit output tertentu sesuai dengan bit input) (15 menit) Sistem dan Logika Digital/2015 #1
3 Encoder Kebalikan dari decoder Membangkitkan input yang aktif Binary encoder Input 2 n menjadi kode n-bit output Salah satu input harus bernilai 1 dan output yang merepresentasikan input biner tersebut sama dengan 1 Kegunaan: mereduksi jumlah bit (pengiriman dan penyimpanan) Sistem dan Logika Digital/2015 #2
4 Encoder 4-to-2 Sistem dan Logika Digital/2015 #3
5 Encoder Prioritas (1) Blok diagram: EO =Enable Out; EI = Enable In; GS = Group Signal Setiap input/output biasanya aktif low Setiap input memiliki prioritas Output encoder mengindikasikan input yang aktif yang memiliki prioritas tertinggi Sistem dan Logika Digital/2015 #4
6 Encoder Prioritas (2) Contoh 1: 3 input 2 output GS aktif jika terjadi kondisi aktif EO aktif jika terjadi kondisi tidak aktif Sistem dan Logika Digital/2015 #5
7 Encoder Prioritas (3) Rangkaiannya: Sistem dan Logika Digital/2015 #6
8 Encoder Prioritas (4) Dua buah encoder prioritas 4-to-2 disusun secara stack: Contoh 2: 6 input 3 output Sistem dan Logika Digital/2015 #7
9 Bahan Presentasi Bagian 10 MULTIPLEXER (MUX) (Rangkaian yang memilih salah satu input untuk diteruskan ke output) (15 menit) Sistem dan Logika Digital/2015 #8
10 Multiplexer (MUX) (1) Disebut juga sebagai DATA SELECTOR MUX juga merupakan perangkat kombinasional logik yang berfungsi untuk memilih satu dari beberapa input data untuk diteruskan ke output Terdiri atas n buah data select untuk mengontrol 2 n input Input DATA SELECT merupakan MINTERM, untuk memilih salah satu kombinasi inputnya Misal: SELECTOR bernilai minterm 2 berarti akan meneruskan I 2 ke output-nya Sistem dan Logika Digital/2015 #9
11 Multiplexer (MUX) (2) Catatan: 1. Jika jumlah SELECT line sama dengan jumlah VARIABEL fungsi, maka input I diberi nilai dengan nilai 1(H) atau 0(H) sesuai spesifikasi inputnya 2. Jika jumlah SELECT line lebih kecil dari jumlah variabel fungsi, maka VARIABEL sisa (ke arah LSB) dipasang sebagai input ke line I Sistem dan Logika Digital/2015 #10
12 Multiplexer (MUX) (3) Multiplekser 4 ke 1: Sistem dan Logika Digital/2015 #11
13 Multiplexer (MUX) (4) Rangkaian logika multiplekser 4 ke 1: Sistem dan Logika Digital/2015 #12
14 Multiplexer (MUX) (5) MUX 16 ke 1 tersusun dari MUX 4 ke 1 Sistem dan Logika Digital/2015 #13
15 Multiplexer (MUX) (6) Multiplekser 8 ke 1 Sistem dan Logika Digital/2015 #14
16 Bahan Presentasi Bagian 11 DEMULTIPLEXER (DEMUX) (Rangkaian yang meneruskan input ke salah satu output) (15 menit) Sistem dan Logika Digital/2015 #15
17 Demultiplexer (DEMUX) Prinsip kerjanya kebalikan dari multiplekser Sistem dan Logika Digital/2015 #16
18 Penerapan MUX/DEMUX (1) Contoh 1: MUX/DEMUX sebagai sistem time-multiplexing (TDMA) Sistem dan Logika Digital/2015 #17
19 Penerapan MUX (1) Contoh 1: Implementasikan fungsi berikut dengan MUX 8 ke 1 dimana semua input dan output adalah aktif High: Y sop (A,B,C,D) = m(3,4,5,6,7,9,10,14,15) (a) Buat K-map-nya: (b) Buat MEV sesuai dengan karakteristik MUX 8 ke 1 (c) Tulis fungsinya: S 2 =A S 1 =B S 0 =C Sistem dan Logika Digital/2015 #18
20 Penerapan MUX (2) (d) Buat rangkaian logikanya: Sistem dan Logika Digital/2015 #19
21 Penerapan MUX (3) Contoh 2: Implementasikan fungsi berikut dengan MUX 4 ke 1 dimana semua input dan output adalah aktif High: Y sop (A,B,C,D) = m(3,4,5,6,7,9,10,12,14,15) (a) Buat K-map-nya: (b) Buat MEV sesuai dengan karakteristik MUX 4 ke 1 (c) Tulis fungsinya: I 0 = CD I 1 = 1 I 2 = C D I 3 = C + D S 0 = B S 1 = A Sistem dan Logika Digital/2015 #20
22 Penerapan MUX (4) (d) Buat rangkaian logikanya: Sistem dan Logika Digital/2015 #21
23 Penerapan MUX (5) Contoh 3: Implementasikan fungsi berikut dengan MUX 4 ke 1 dimana input A dan C aktif High dan sedangkan B dan D aktif Low: Y sop (A,B,C,D) = m(3,4,5,6,7,9,10,12, 14,15) (a) Buat K-map-nya: B dan D dibalik 0 1 dan 1 0 (b) Buat MEV sesuai dengan karakteristik MUX 4 ke 1 (c) Tulis fungsinya: I 0 = 1 I 1 = CD I 2 = C + D I 3 = C D S 0 = B S 1 = A Sistem dan Logika Digital/2015 #22
24 Penerapan MUX (6) Rangkaian logikanya: Sistem dan Logika Digital/2015 #23
25 Bahan Presentasi Bagian 12 S H I F T E R (Rangkaian yang meneruskan bit input ke output dengan cara digeser/diputar) (25 menit) Sistem dan Logika Digital/2015 #24
26 Konsep Shifter (1) Contoh penerapan shifter: 1. Penyimpanan data serial 2. Konversi data serial ke parallel dan sebaliknya 3. Operasi aritmatika: Left/Right Shifting pada bilangan tak bertanda R=Rotate (0=Shift; 1=Rotate) F=Fill (0=0-Fill; 1= S-Fill) D=Direction (0=Left; 1=Right) Sistem dan Logika Digital/2015 #25
27 Konsep Shifter (2) m addresses input berfungsi untuk menentukan jumlah pergeseran/perputaran D control berfungsi untuk menentukan arah pergeseran/rotasi (Jika D=0 ke kiri ; jika D=1 ke kanan) F control berfungsi menentukan nilai bit FILL pada output (Jika F=0 diisi dengan bit 0; jika F=1 diisi dengan bit SPILL (bisa 0 atau 1 sesuai dengan nilai bit sebelum digeser)) R control berfungsi untuk menentukan tipe operasi (Jika R=0 pergeseran; jika R=1 rotasi) Note: Untuk Left shifter posisi bit MSB disebut SPILL dan posisi bit LSB disebut FILL Untuk Right shifter posisi bit MSB disebut FILL dan posisi bit LSB disebut SPILL Jika R=1 (active), F dan D control tidak digunakan Jika R dan F control tidak disebutkan, maka R = F = 0 Sistem dan Logika Digital/2015 #26
28 Non-Arithmatic Shifter (1) Fungsi utamanya adalah untuk melakukan bit SPILL-OFF/ZERO FILL dan operasi rotasi, yaitu mengalirkan bit per bit ke ALU SPILL-OFF artinya bit pada posisi SPILL dianggap hilang/tidak digunakan dan bit pada posisi FILL diisi dengan bit 0 Sistem dan Logika Digital/2015 #27
29 Non-Arithmatic Shifter (2) Rotasi ke kanan sebanyak 1 bit: Sistem dan Logika Digital/2015 #28
30 Non-Arithmatic Shifter (3) Contoh soal: Rancanglah sebuah non-arithmatic shifter 4 bit yang mampu melakukan pergeseran atau rotasi ke kiri sebanyak 2 bit! Tabel kebenarannya: Sistem dan Logika Digital/2015 #29
31 Non-Arithmatic Shifter (4) K-map dan fungsinya: Sistem dan Logika Digital/2015 #30
32 Non-Arithmatic Shifter (5) Rangkaian logikanya: Sistem dan Logika Digital/2015 #31
33 Non-Arithmatic Shifter (6) Solusi lain: Menggunakan MUX 8-to-1 Sistem dan Logika Digital/2015 #32
34 Arithmatic Shifter (1) Merupakan unit penggeser (shifter) yang mampu menangani bit tanda (sign) Aritmatika pergeseran bit: Geser ke kiri 1 bit = perkalian dengan 2 1 Geser ke kiri 2 bit = perkalian dengan 2 2 Dan seterusnya Geser ke kanan 1 bit = pembagian dengan 2 1 Geser ke kanan 2 bit = pembagian dengan 2 2 Dan seterusnya Contoh: (=12) digeser ke kanan 2 bit (2sr) menjadi (=3) Identik dengan 12 : 4 = (=12) digeser ke kiri 3 bit (3sl) menjadi (=96) Identik dengan 12 x 8 = 96 Sistem dan Logika Digital/2015 #33
35 Arithmatic Shifter (2) Geser kiri pada bilangan sign-magnitude dan komplemen 2 Sistem dan Logika Digital/2015 #34
36 Arithmatic Shifter (3) Geser kanan pada bilangan sign-magnitude dan komplemen 2 Sistem dan Logika Digital/2015 #35
37 Bahan Presentasi Bagian 13 P L A (Rangkaian yang bisa dibentuk untuk bermacam-macam fungsi ) (15 menit) Sistem dan Logika Digital/2015 #36
38 Programmable Logic Array (PLA) (1) Merupakan salah satu perangkat kombinasional logik yang direpresentasikan dalam suatu elemen-elemen array. Blok diagram PLA: Jenis-jenis PLA: Programmable Logic Array mask programmable AND and OR plane Field Programmable Logic Array (FPLA) user programmable PLA Programmable Array Logic (PAL) mask programmable AND only Field Programmable Array Logic (FPAL) user programmable PAL Dimensi PLA: n x p x m n = jumlah input (8 20) p = jumlah product term (20 80) m = jumlah output (8 20) Sistem dan Logika Digital/2015 #37
39 Programmable Logic Array (PLA) (2) Rangkaian FPLA n x p x m yang belum diprogram: Sistem dan Logika Digital/2015 #38
40 Programmable Logic Array (PLA) (3) Contoh soal 1: Gambarkan rangkaian PLA berdasarkan tabel berikut: Tabel p-term dengan polarisasi (aktif low dan high): Tabel tanpa polarisasinya: Sistem dan Logika Digital/2015 #39
41 Programmable Logic Array (PLA) (4) Gambar simbolik rangkaian FPLA n x p x m: Sistem dan Logika Digital/2015 #40
42 Programmable Logic Array (PLA) (5) Contoh soal 2: Gambarkan rangkaian Comparator bilangan 2 bit dengan PROM decoder! Sistem dan Logika Digital/2015 #41
43 Programmable Logic Array (PLA) (6) Contoh soal 3: Gambarkan rangkaian shifter 4 bit berdasarkan tabel p-term di bawah ini! Sistem dan Logika Digital/2015 #42
44 Programmable Logic Array (PLA) (7) Rangkaian untuk non-arithmatic shifter 4 bit: FPLA 8x16x8 (atau 8x12x4) Sistem dan Logika Digital/2015 #43
45 Programmable Logic Array (PLA) (8) Contoh 4: Sistem dan Logika Digital/2015 #44
46 Programmable Logic Array (PLA) (9) Contoh 5: Sistem dan Logika Digital/2015 #45
47 Programmable Logic Array (PLA) (10) Contoh 6: Sistem dan Logika Digital/2015 #46
48 Tambahan H A Z A R D (Rangkaian paling sederhana belum tentu paling baik) Sistem dan Logika Digital/2015 #47
49 Hazards Pada Rangkaian Kombinasional (1) Terjadi pada saat transisi yang berbeda dari input ke output yang memiliki delay propagasi yang berbeda Static 1-hazard Output rangkaian berubah menjadi 0, padahal seharusnya konstan pada 1 Static 0-hazard Output rangkaian berubah menjadi 1, padahal seharusnya konstan pada 0 Dynamic hazard Terjadi jika output berubah 3 kali atau lebih, pada saat output seharusnya berubah dari 0 ke 1 atau sebaliknya Sistem dan Logika Digital/2015 #48
50 Delay Propagasi dan Hazard 1, seharusnya 0 0, seharusnya 1 Sistem dan Logika Digital/2015 #49
51 Hazard Cover (1) Sistem dan Logika Digital/2015 #50
52 Hazard Cover (2) Sistem dan Logika Digital/2015 #51
53 Hazards Pada Rangkaian Kombinasional (1) AB C 0 F = AB +BC AB C 0 F = AB +BC+AC To avoid hazards: every part of adjacent 1s should be covered by a 1-term Sistem dan Logika Digital/2015 #52
54 Hazards Pada Rangkaian Kombinasional (2) Kenapa harus peduli dengan hazards? Rangkaian Kombinasional don t care Rangkaian akan tetap berfungsi dengan baik Rangkaian Synchronous Sequential don t care sinyal input tetap dalam keadaan stabil pada saat waktu setup dan waktu hold dari flip-flop Rangkaian Asynchronous sequential hazards dapat menyebabkan rangkaian dalam keadaan state yang tidak tepat Konsumsi power proportional terhadap jumlah transisi Sistem dan Logika Digital/2015 #53
55 Hazard Pada Output (1) Hazard: Kondisi error sementara (glitch) yang muncul pada output Penyebab: Waktu tunda propagasi gerbang Waktu tunda RC Interconnect Jenis: Hazard Fungsi Hazard Logik Sistem dan Logika Digital/2015 #54
56 Hazard Pada Output (2) Sistem dan Logika Digital/2015 #55
57 Hazard Pada Output (3) Sistem dan Logika Digital/2015 #56
58 Hazards in Combinational Networks Apakah itu Hazards pada CN? Transisi pada output yang tidak diinginkan (glitches) Contoh ABC = 111, B berubah ke 0 Asumsi setiap gerbang memiliki delay propagasi 10ns Sistem dan Logika Digital/2015 #57
59 Pustaka [TIN91] Tinder, Richard F Digital Engineering Design : A Modern Approach. - edition. Prentice Hall. Sistem dan Logika Digital/2015 #58
Comparator, Parity Generator, Converter, Decoder
Comparator, Parity Generator, Converter, Decoder Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Bahan Presentasi
Lebih terperinciFinite State Machine (FSM)
Finite State Machine (FSM) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Pendahuluan Apa beda rangkaian
Lebih terperinciPerancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider
Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Lebih terperinciRangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto
Rangkaian Digital Kombinasional S1 Informatika ST3 Telkom Purwokerto Logika kombinasi Comparator Penjumlah Biner Multiplexer Demultiplexer Decoder Comparator Equality Non Equality Comparator Non Equality
Lebih terperinciBAB VI RANGKAIAN KOMBINASI
BAB VI RANGKAIAN KOMBINASI Di dalam perencanaan rangkaian kombinasi, terdapat beberapa langkah prosedur yang harus dijalani, yaitu :. Pernyataan masalah yang direncanakan 2. Penetapan banyaknya variabel
Lebih terperinciFlip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Flip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Urut-Urutan Pembentukan Flip-Flop Fungsi Boolean
Lebih terperinciPERTEMUAN 9 RANGKAIAN KOMBINASIONAL
PERTEMUAN 9 RANGKAIAN KOMBINASIONAL Sasaran Pertemuan 9 Mahasiswa diharapkan mengerti tentang Rangkaian Kombinasional yang terdiri dari : - Multiplexer - Demultiplexer - Decoder - Encoder - Seven Segment
Lebih terperinciPENDAHULUAN SISTEM DIGITAL
PENDAHULUAN SISTEM DIGITAL a. Representation of Logic Function Sejarah sampai terbentuknya Logic function Pada awalnya saat ingin membuat suatu rangkaian, komponen-komponen yang ada harus dirangkai, kemudian
Lebih terperinciSistem. Bab 6: Combinational 09/01/2018. Bagian
Sistem ab 6: Combinational Prio Handoko, S. Kom., M.T.I. agian Capaian Pembelajaran Mahasiswa mampu menjelaskan prinsip kerja rangkaian logika kombinasional ADDER, SUSTRACTOR. Mahasiswa mampu menjelaskan
Lebih terperinciBAB IX RANGKAIAN PEMROSES DATA
BAB IX RANGKAIAN PEMROSES DATA 9.1 MULTIPLEXER Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selector, dapat dipilih salah satu inputnya
Lebih terperinciTSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
Lebih terperinciPERCOBAAN 11. CODE CONVERTER DAN COMPARATOR
PERCOBAAN 11. TUJUAN: Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu Memahami prinsip kerja rangkaian Converter dan Comparator Mendisain beberapa jenis rangkaian Converter dan Comparator
Lebih terperinciLanjutan. Rangkaian Logika. Gambar Rangkaian Logika
IX. RANGKAIAN LOGIKA KOMINASIONAL A. PENDAHULUAN - Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. - Suatu rangkaian
Lebih terperinci6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder
6. Rangkaian Logika Kombinasional dan Sequensial Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciRENCANA PEMBELAJARAN SEMESTER (RPS)
RENCANA PEMBELAJARAN SEMESTER (RPS) CSG2F3 SISTEM LOGIKA DIGITAL Disusun oleh: Erwid M. Jadied PROGRAM STUDI TEKNIK INFORMATIKA FAKULTAS INFORMATIKA UNIVERSITAS TELKOM LEMBAR PENGESAHAN Rencana Pembelajaran
Lebih terperinciDari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC
4. ALU 4.1. ALU (Arithmetic and Logic Unit) Unit Aritmetika dan Logika merupakan bagian pengolah bilangan dari sebuah komputer. Di dalam operasi aritmetika ini sendiri terdiri dari berbagai macam operasi
Lebih terperinciRangkaian Kombinasional
9/9/25 Tahun Akademik 25/26 Semester I DIGB3 Konfigurasi Perangkat Keras Komputer Rangkaian Kombinasional Mohamad Dani (MHM) E-mail: mohamaddani@gmailcom Hanya dipergunakan untuk kepentingan pengajaran
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
Lebih terperinciTSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Lebih terperinciLAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014
LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 23 / 24 MODUL 4 REGISTER, COUNTER DAN MEMORI OLEH KELOMPOK B ADE ILHAM FAJRI 5358 FRANKY SETIAWAN DALDIRI 5383 KELAS : B ASISTEN PEMBIMBING RISYANGGI AZMI FAIZIN
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
/26/26 DCHB3 Konfigurasi Perangkat Keras Komputer Desain Rangkaian Logika Kombinasional /26/26 DCHB3 Konfigurasi Perangkat Keras Komputer /26/26 Inti pembelajaran Bisa merealisasikan persamaan Boolean
Lebih terperinciLEMBAR TUGAS MAHASISWA ( LTM )
LEMBAR TUGAS MAHASISWA ( LTM ) RANGKAIAN DIGITAL Program Studi Teknik Komputer Jenjang Pendidikan Program Diploma III Tahun AMIK BSI NIM NAMA KELAS :. :.. :. Akademi Manajemen Informatika dan Komputer
Lebih terperinciPENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA
LOGIKA MESIN PENDAHULUAN Data dan instruksi ditransmisikan diantara berbagai bagian prosesor atau diantara prosesor dan periperal dgn menggunakan PULSE TRAIN. Berbagai tugas dijalankan dgn cara menyampaikan
Lebih terperinciPRAKTIKUM RANGKAIAN DIGITAL
PRAKTIKUM RANGKAIAN DIGITAL RANGKAIAN LOGIKA TUJUAN 1. Memahami berbagai kombinasi logika AND, OR, NAND atau NOR untuk mendapatkan gerbang dasar yang lain. 2. Menyusun suatu rangkaian kombinasi logika
Lebih terperinciArsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial
Arsitektur Komputer Rangkaian Logika Kombinasional & Sekuensial 1 Rangkaian Logika Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu : Rangkaian Kombinasional adalah rangkaian yang kondisi
Lebih terperinciRangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian
Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian kombinasional aritmetika Ada 3 jenis Adder : Rangkaian Adder
Lebih terperinciR ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL
R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu Rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciRangkaian Kombinasional
Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip 1 / 18 Review Kuliah Di kuliah
Lebih terperinciadalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian
Pertemuan ke 2 1 BAB I Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang aplikasi elemen flip-flop pada counter dan register serta clock mode, pulse mode, dan level mode. Manfaat Memberikan
Lebih terperinciDECODER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Decoder. 3. Mendesain rangkaian Decoder
DECODER Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Decoder. 3. Mendesain rangkaian Decoder Tujuan Instruksional Khusus : 1. Mahasiswa dapat menerangkan dan memahami rangkaian Decoder. 2. Mahasiswa
Lebih terperinciRANGKAIAN PEMBANDING DAN PENJUMLAH
RANGKAIAN PEMBANDING DAN PENJUMLAH Gerbang-gerbang logika digunakan dalam peralatan digital dan sistem informasi digital untuk : a. mengendalikan aliran informasi, b. menyandi maupun menerjemahkan sandi
Lebih terperinciBilangan Bertanda (Sign Number)
Bilangan Bertanda (Sign Number) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Agustus 2015 Signed Integer: Sign/magnitude
Lebih terperinciMULTIPLEKSER DAN DEMULTIPLEKSER
MULTIPLEKSER DAN DEMULTIPLEKSER 1. Multiplekser Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan satu
Lebih terperinciModul 3 : Rangkaian Kombinasional 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 3 : Rangkaian Kombinasional 1 3.1 Tujuan Mahasiswa mampu mengetahui cara kerja decoder dengan IC, dan membuat rangkaiannya. 3.2 Alat & Bahan 1. IC Gerbang
Lebih terperinciBAB V RANGKAIAN ARIMATIKA
BAB V RANGKAIAN ARIMATIKA 5.1 REPRESENTASI BILANGAN NEGATIF Terdapat dua cara dalam merepresentasikan bilangan biner negatif, yaitu : 1. Representasi dengan Tanda dan Nilai (Sign-Magnitude) 2. Representasi
Lebih terperinciBAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN COUNTER 8.1 Register Register adalah kumpulan dari elemen-elemen memori yang bekerja bersama sebagai satu unit. Register yang paling sederhana tidak lebih dari sebuah penyimpan kata
Lebih terperinciDemultiplexer dan Multiplexer Oleh : Khany Nuristian Defi Setiawati Tugas Sistem Digital DEMULTIPLEKSER
Demultiplexer dan Multiplexer Oleh : Khany Nuristian 0917041035 Defi Setiawati 1017041025 Tugas Sistem Digital DEMULTIPLEKSER Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data
Lebih terperinciMULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer
MULTIPLEXER Pokok Bahasan :. Pendahuluan 2. Dasar-dasar rangkaian Multipleer. 3. Mendesain rangkaian Multipleer Tujuan Instruksional Khusus :. Mahasiswa dapat menerangkan dan memahami rangkaian Multipleer.
Lebih terperinciAplikasi Metode Cepat untuk Desain Untai Logik
Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 71 Aplikasi Metode Cepat untuk Desain Untai Logik Rafael Sri Wiyardi 1 1 Jurusan Teknik Elektro, Fakultas Teknik, Universitas Negeri Semarang rafaelwiyardi@yahoo.com
Lebih terperinciBAB I : APLIKASI GERBANG LOGIKA
BAB I : APLIKASI GERBANG LOGIKA Salah satu jenis IC dekoder yang umum di pakai adalah 74138, karena IC ini mempunyai 3 input biner dan 8 output line, di mana nilai output adalah 1 untuk salah satu dari
Lebih terperinci1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
Lebih terperinciPRAKTIKUM 2 DECODER-ENCODER. JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T.
PRAKTIKUM 2 DECODER-ENCODER JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T. Nama : Fachryzal Candra Trisnawan NIM : 160533611466 Prog. Studi - Off
Lebih terperinciLatihan 19 Maret 2013
Arsitektur Komputer Latihan 19 Maret 2013 Nama : Neige Devi Samyono (55412277) Shekar Denanda (56412970) Kelas : 2IA15 Tahun : 2013/2014 Mata Kuliah : Arsitektur Komputer Dosen : Fauziah S.Kom JURUSAN
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Lebih terperinciTKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Lebih terperinciREGISTER DAN COUNTER.
REGISTER DAN COUNTER www.st3telkom.ac.id Register Register adalah rangkaian yang tersusun dari satu atau beberapa flip-flop yang digabungkan menjadi satu. Flip-Flop disebut juga sebagai register 1 bit.
Lebih terperinciTeknik Digital. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Teknik Digital Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Pendahuluan Perancangan H/W (1) Mengapa perancangan
Lebih terperinciGerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan
I. Tujuan UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI 1. Dapat membuat rangkaian kombinasi dan gerbang logika dasar 2. Memahami cara kerja dari gerbang logika dasar dan kombinasi 3. Dapat membuat table kebenaran
Lebih terperinciDIKTAT SISTEM DIGITAL
DIKTAT SISTEM DIGITAL Di Susun Oleh: Yulianingsih Fitriana Destiawati UNIVERSITAS INDRAPRASTA PGRI JAKARTA 2013 DAFTAR ISI BAB 1. SISTEM DIGITAL A. Teori Sistem Digital B. Teori Sistem Bilangan BAB 2.
Lebih terperinciMENGENAL MULTIPLEXER DAN DEMULTIPLEXER
MENGENAL MULTIPLEXER DAN DEMULTIPLEXER KATA PENGHANTAR Alhamdulillah puji syukur kehadirat allah SWT atas segala rahmat,hidayah dan karunia-nya yang diberikan kepada saya,sehingga hasil karya tulis yang
Lebih terperinciKonversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:
Peta Karnaugh Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan: Tabel kebenaran yang menggambarkan bagaimana sebuah sistem digital harus bekarja Perancangan sistem
Lebih terperinciModul 6 : Rangkaian Sekuensial 2
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 6 : Rangkaian Sekuensial 2 6.1 Tujuan Mahasiswa mampu mengetahui cara kerja Shift Register. 6.2 Alat & Bahan 1. IC 74164 (serial in paralel out) 2. IC
Lebih terperinciBAB VI ENCODER DAN DECODER
BAB VI ENCODER DAN DECODER 6.1. TUJUAN EKSPERIMEN Memahami prinsip kerja dari rangkaian Encoder Membedakan prinsip kerja rangkaian Encoder dan Priority Encoder Memahami prinsip kerja dari rangkaian Decoder
Lebih terperinciSISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH : Organisasi Sistem Komputer Strata/Jurusan : SI/T. Informatika
SATUAN ACARA PERKULIAHAN MATA KULIAH : Organisasi Sistem Komputer Strata/Jurusan : SI/T. Informatika Minggu ke 1 Pokok Bahasan dan TIU Pengantar tentang cakupan materi yang akan dibahas dalam organisasi
Lebih terperinciKonsep dasar perbedaan
PENDAHULUAN Konsep dasar perbedaan ANALOG DAN DIGITAL 1 ANALOG Tegangan Berat Suhu Panjang Kecepatan dlsb 2 DIGITAL Pulsa 0 dan 1 Digit Biner Bit Numerik 3 Benarkah definisi tersebut tadi? 4 ANALOG DIGITAL
Lebih terperinciBAB VI RANGKAIAN ARITMATIKA
BAB VI RANGKAIAN ARITMATIKA 6.1 Pendahuluan Pada saat ini banyak dihasilkan mesin-mesin berteknologi tinggi seperti komputer atau kalkulator yang mampu melakukan fungsi operasi aritmatik yang cukup kompleks
Lebih terperinciMODUL I GERBANG LOGIKA DASAR
MODUL I GERBANG LOGIKA DASAR I. PENDAHULUAN Gerbang logika adalah rangkaian dengan satu atau lebih masukan tetapi hanya menghasilkan satu keluaran berupa tegangan tinggi ( 1 ) dan tegangan rendah ( 0 ).
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL
No. SIL/EKA/EKA239/22 Revisi : 00 Tgl: 21 Juni 2010 Hal 1 dari 5 MATA KULIAH : TEKNIK DIGITAL KODE MATA KULIAH : EKA 239 SEMESTER : 2 PROGRAM STUDI : PENDIDIKAN TEKNIK INFORMATIKA DOSEN PENGAMPU : UMI
Lebih terperinciKuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#12 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Lebih terperinciPRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999
PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI Th Akd. 1998/1999 Nama Praktikan :... Nomor Induk :... Kelas : Jadual Percobaan 1 : - - 98. Hari :
Lebih terperinciMODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
Lebih terperinciBAB VII DASAR FLIP-FLOP
89 BAB VII ASAR FLIP-FLOP 1. Pendahuluan Pada bagian sebelumnya telah dibahas tentang rangkaian kombinasional, yang merupakan rangkaian dengan keluaran yang dikendalikan oleh kondisi masukan yang ada.
Lebih terperinciMODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL
MOUL II ASAR AN TERMINOLOGI SISTEM IGITAL. Aljabar Boolean Aljabar Boolean memuat aturan-aturan umum (postulat) yang menyatakan hubungan antara input-input suatu rangkaian logika dengan output-outputnya.
Lebih terperinci=== PENCACAH dan REGISTER ===
=== PENCACAH dan REGISTER === Pencacah Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori
Lebih terperinciBAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R
BAB 4 RANGKAIAN LOGIKA IGITAL SEKUENSIAL Telah kita pelajari tentang unit logika kombinasional yang keluarannya hanya tergantung pada masukan saat itu atau dengan kata lain keluarannya merupakan fungsi
Lebih terperinciBAB III PERANCANGAN ALAT
BAB III PERANCANGAN ALAT 3.1 Tujuan Perancangan Tujuan dari perancangan ini adalah untuk menentukan spesifikasi kerja alat yang akan direalisasikan melalui suatu pendekatan analisa perhitungan, analisa
Lebih terperinciModul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
Lebih terperinciKuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Review Kuliah Di kuliah sebelumnya
Lebih terperinciBab XI, State Diagram Hal: 226
Bab XI, State Diagram Hal: 226 BAB XI, STATE DIAGRAM State Diagram dan State Table Untuk menganalisa gerbang yang dihubungkan dengan flip-flop dikembangkan suatu diagram state dan tabel state. Ada beberapa
Lebih terperinciFLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop
FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah
Lebih terperinciPERCOBAAN 5. PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN K-MAP)
PERCOBN 5. PENYEDERHNN RNGKIN LOGIK (MENGGUNKN K-MP) TUJUN: Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean dan Tabel
Lebih terperinciJENIS-JENIS REGISTER (Tugas Sistem Digital)
JENIS-JENIS REGISTER (Tugas Sistem Digital) Oleh: EKO SARIYANTO 0917041026 SITI KHOLIFAH 1017041042 JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG 2013 Register adalah
Lebih terperinciSISTEM KOMPUTER.
SISTEM KOMPUTER Salahuddin, SST Email : salahuddin_ali@ymail.com salahuddin.ali00@gmail.comali00@gmail Web Site : www.salahuddinali.com ELEMEN FUNGSIONAL UTAMA SISTEM KOMPUTER. INTERFACE EXTERNAL UNIT
Lebih terperinciMULTIPLEXER & DEMULTIPLEXER .I.
MULTIPLEXER & DEMULTIPLEXER.I. KATA PENGANTAR Puji syukur kehadirat ALLAH SWT atas tersusunya buku MULTIPLEXER & DEMULTIPLEXER ini.dengan tersusunya buku ini semoga dapat di gunakan sebagai buku pedoman
Lebih terperinciDECODER / MULTIPLEXER
DECODER / MULTIPLEXER TUJUAN Setelah melakukan praktikum ini praktikan dapat memahami dan menjelaskan prinsip kerja dari decoder dan multiplexer. Menjelaskan perbedaan mendasar antara decoder dan multiplexer.
Lebih terperinciMIKROPENGENDALI TEMU 1 INTRODUCTION TO COMPUTING. Sub-Tema : 1. Numbering and Coding System 2. Semiconductor Memory 3.
MIKROPENGENDALI TEMU 1 INTRODUCTION TO COMPUTING Sub-Tema : 1. Numbering and Coding System 2. Semiconductor Memory 3. CPU Architecture OLEH : DANNY KURNIANTO,S.T.,M.Eng. SEKOLAH TINGGI TEKNOLOGI TELEMATIKA
Lebih terperinciPercobaan 9 MULTIPLEKSER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 9 MULTIPLEKSER Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY E-mail : sumarna@uny.ac.id Tujuan :. Mempelajari fungsi multiplekser, 2. Mempelajari cara kerja suatu multiplekser, 3. Membuktikan tabel
Lebih terperinciKuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#13 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Lebih terperinciField Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
Lebih terperinciBAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN
BAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN A. Tabel Kebenaran (Truth Table) Tabel kebenaran merupakan tabel yang menunjukkan pengaruh pemberian level logika pada input suatu rangkaian logika terhadap
Lebih terperinciBAB 7 REGISTER Register
BAB 7 - REGISTER/HAL. 98 BAB 7 REGISTER 7.. Register Sebuah flip flop dapat digunakan untuk menyimpan data bit, sehingga jika ada sederetan dari n buah FF, maka dapat dipergunakan untuk menyimpan data
Lebih terperinciRealisasi Rangkaian Kombinasional
Realisasi Rangkaian Kombinasional a. XOR, Parity generator/checker Exclusive-OR atau XOR yang dinotasikan dengan symbol, adalah operator logika yang akan memberikan nilai 1 apabila x bernilai 1 atau apabila
Lebih terperinciPeta Karnaugh (K Map) 1. Format K Map 2. K Map Looping 3. Simplification Process 4. Don t Care Condition
Peta Karnaugh (K Map) 1. Format K Map 2. K Map Looping 3. Simplification Process 4. Don t Care Condition Metode Peta Karnaugh Karnaugh Map (K map) Alat bantu grafis dalam penyederhanaan persamaan logic
Lebih terperinciRangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed
Rangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed Iwan Setiawan Tahun Ajaran 2012/2013 Operasi logika dasar. Aljabar Boolean. (menggambarkan
Lebih terperinciCENTRAL PROCESSING UNIT (CPU) Sebuah mesin tipe von neumann
CENTRL PROCESSING UNIT (CPU) rsitektur dasar mesin tipe von neumann menjadi kerangka referensi pada komputer digital umum (general-purpose) modern. 3 bagian fundamental tersebut adalah: Data bus Data bus
Lebih terperinciBAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:
TEKNIK IGITAL-REGISTER/HAL. BAB VII REGISTER REGISTER Sebuah flip flop dapat digunakan untuk menyimpan data bit, sehingga jika ada sederetan dari n buah FF, maka dapat dipergunakan untuk menyimpan data
Lebih terperinciXV. RAN AN KAIAN KAIAN SEKUEN EKU EN IAL ASINKR A. PENDAHULUAN R n a gk g aia i n sekuen e sia si l a in i kron
XV. RANGKAIAN SEKUENSIAL ASINKRON A. PENDAHULUAN Rangkaian tergantung untuk pada melakukan sekuensial signal input pengubahan ditentukan oleh variabel state. Setiap signal tidak asinkron eksternal disinkronkan
Lebih terperincidan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
Lebih terperinciSistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
Lebih terperinciAplikasi Karnough Map untuk Penyelesaian Desain Untai Logika Model Moore
Jurnal Kompetensi Teknik Vol. 2, No. 2, Mei 20 37 Aplikasi Karnough Map untuk Penyelesaian Desain Untai Logika Model Moore Rafael Sri Wiyardi Jurusan Teknik Elektro, FT, Universitas Negeri Semarang rafaelte_unnes@yahoo.com
Lebih terperinciGARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP)
Mata Kuliah : Arsitektur Komputer Bobot Mata Kuliah : 3 Sks GARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP) Deskripsi Mata Kuliah : kepada mahasiswa secara mendalam mengenai konsep-konsep dari fungsi dan struktur
Lebih terperinciControl II ( ADC DAC)
Modul 3 Control II ( ADC DAC) KHAMDIMUBAROK MUBAROK, M.ENG TEKNIK INDUSTRI UNIVERSITAS TRUNOJOYO MADURA Parameter dan variabel pada operasi manufaktur 1 Suatu variabel/parameter kontinyu adalah suatu penunjukan
Lebih terperinciSimple As Posible 2 (bag-2)
Simple As Posible 2 (bag-2) (Pertemuan ke-18) Disusun ulang oleh: Andrian Rakhmatsyah Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Maret 2016 Instruksi
Lebih terperinciInterfacing i8088 dengan Memori
Interfacing i8088 dengan Memori Memori harus tersedia pada suatu sistem mikroprosesor, baik untuk menyimpan program maupun untuk menyimpan data. Tergantung dari kebutuhan, memori yg dapat digunakan oleh
Lebih terperinciKuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro
: : Kuliah#11 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik : Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu
Lebih terperinciRegister & Counter -7-
Sistem Digital Register & Counter -7- Missa Lamsani Hal 1 Register dan Pencacah Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu unit. Pencacah (counter) adalah merupakan
Lebih terperinciTransfer Register. Andang, Elektronika Komputer Digital 1
Operasi yang berhubungan dengan data yang tersimpan di dalam register atau flip-flop dinamakan mikrooperasi (microoperation) seperti load, clear, shift, dan rotate. Load adalah operasi untuk memuati atau
Lebih terperinciMULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had the evolution of personal
Lebih terperinciMODUL PRAKTIKUM RANGKAIAN DIGITAL
MODUL PRAKTIKUM RANGKAIAN DIGITAL JURUSAN TEKNIK INFORMATIKA FAKULTAS SAINS DAN TEKNOLOGI UNIVERSITAS ISLAM NEGERI MAULANA MALIK IBRAHIM MALANG Jl. Gajayana No. 50 Malang (65144) Telp : 0341-551354, Faks
Lebih terperinci