Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL

Transkripsi

1 TKC305 - Sistem Digital Lanjut Eko Didik Prodi Sistem Komputer - Universitas Diponegoro

2 Pokok Bahasan Kuliah Desain rangkaian digital menggunakan IC seri 74xx Metodologi desain rangkaian 74xx Tinjauan praktikal: asumsi dan disiplin dalam rangkaian digital Konsep dasar: Active-HIGH dan Active-LOW

3 Bahasan Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS IC Logika Seri 7400 Aplikasi IC TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

4 Saklar Transistor Rangkaian logika dibangun dengan transistor Asumsi sebuah transistor beroperasi seperti saklar sederhana yang dikontrol oleh sinyal logika x TIpe transistor untuk mengimplementasikan saklar sederhana yang sering digunakan adalah MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 2 tipe MOSFET: N-channel (NMOS) P-channel (PMOS) Sebelumnya, rangkaian hanya menggunakan salah satu transistor NMOS atau PMOS saja, bukan keduanya Rangkaian sekarang menggunakan CMOS (Complementary MOS) yang tersusun atas NMOS dan PMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

5 Transistor NMOS sebagai Switch Transistor NMOS Simbol NMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS Model saklar NMOS: Fungsi saklar: x low (x = 0) saklar terbuka x high (x = 1) saklar tersambung

6 Operasi NMOS sebagai Saklar Transistor beroperasi dengan mengontrol tegangan V G di terminal Gate (G) Jika V G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika V G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D) Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

7 Transistor PMOS sebagai Switch Transistor PMOS Simbol PMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS Model saklar NMOS: Fungsi saklar: x low (x = 0) saklar tersambung x high (x = 1) saklar terputus

8 Operasi PMOS sebagai Saklar Transistor beroperasi dengan mengontrol tegangan V G di terminal Gate (G) Jika V G low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika V G high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D) Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

9 NMOS dan PMOS dalam Rangkaian Logika Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

10 NMOS dan PMOS dalam Rangkaian Logika Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD Disebabkan cara operasi transistor: Transistor NMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke VDD Transistor PMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke GND Sehingga Dibentuk CMOS, transistor NMOS dan PMOS dipasangkan Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

11 Gerbang Logika CMOS Gerbang CMOS: pasangan NMOS dan PMOS transistor NMOS membentuk pull-down network (PDN) transistor PMOS membentuk pull-up network (PUN) Fungsi yang direalisasikan dengan PDN dan PUN adalah saling berkomplemen satu dengan yang lain PDN dan PUN mempunyai jumlah transistor yang sama Disusun sehingga kedua jaringan adalah dual satu sama lain Dimana PDN mempunyai transistor NMOS secara seri, maka PUN mempunyai PMOS secara paralel dan sebaliknya Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

12 Gerbang Logika CMOS Untuk semua valuasi sinyal masukan: PDN menarik V f ke Gnd (pull-down); atau PUN menarik Vf ke V DD (pull-up) Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

13 Gerbang NOT CMOS Diimplementasikan dengan 2 transistor Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

14 Gerbang NAND CMOS Diimplementasikan dengan 4 transistor Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On Off On On Off Off Off On On 0

15 Gerbang NOR CMOS Diimplementasikan dengan 4 transistor Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS x 1 x 2 T1 T2 T3 T4 f 0 0 On On Off Off On Off Off On Off On On Off Off Off On On 0

16 Gerbang AND CMOS Diimplementasikan dengan 6 transistor x 1 x 2 T1 T2 T3 T4 T5 T6 f Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS 0 0 On On Off Off Off On On Off Off On Off On Off On On Off Off On Off Off On On On Off 1

17 Gerbang OR CMOS Diimplementasikan dengan 6 transistor x 1 x 2 T1 T2 T3 T4 T5 T6 f Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS 0 0 On On Off Off Off On On Off Off On On Off Off On On Off On Off Off Off On On On Off 1

18 IC Seri 7400 IC Seri 7400 digunakan untuk mengimplementasikan rangkaian logika sederhana Terdiri dari beberapa gerbang logika yang mewakili fungsi logika tertentu gerbang logika dasar, flip-flop dan counter, bus transceiver, ALU, Tiap gerbang (atau gabungan gerbang) diimplementasikan sebagai rangkaian terintegrasi dalam 1 kemasan (IC, integrated circuit) Disebut komponen IC seri 7400 Disebut juga IC TTL (Transistor-Transistor Logic) karena tersusun atas rangkaian logika menggunakan transistor Dikenal sebagai IC seri 7400 karena nomor komponen diawali dengan 74 Umumnya dipaket dalam dual-inline package/dip Koneksi eksternal dari chip disebut pin atau lead Dua pin menghubungkan VDD dan GND ke sumber daya untuk chip IC Logika Seri 7400 Aplikasi IC TTL

19 IC dan Fungsi Logikanya Seri 74xx Fungsi Contoh Seri 74xx Fungsi Contoh 7400 Quad NAND-2 gate 74LS wide 2-input AND-OR-Invert 7402 Quad NOR-2 gate 74LVC BCD to 7-segment decoder/driver 7404 Hex NOT gate 74LVC Dual 4-bit decade counter 7408 Quad AND-2 gate 74HCT Dual J-K Flip-flop w/ Clear 74LS54 74LS48 74LS68 74LS73 IC Logika Seri 7400 Aplikasi IC TTL 7410,7411,7412 Triple NAND-3 74HCT ,7479 Dual DFF 74LS74 gate 7432 Quad OR-2 gate 74HCT bit bistable latch 74LS Quad XOR-2 gate 74LS bit binary full 74LS83 adder

20 Karakteristik IC Pemberian Suffix di Nomor IC Teknologi: Bipolar: standar (TTL mengacu ke teknologi bipolar, kemudian digeneralisir) CMOS: identitas C, misalnya AC, HC, FC, LVC BiCMOS: identitas B, misalnya BCT, ABT Kecepatan: (CMOS) Suffix H untuk high-speed Suffix F untuk fast, lebih cepat dari H Level tegangan TTL dan power: (Bipolar) Suffix L untuk low power di bipolar Suffix L untuk level tegangan 3.3V di CMOS Fitur lainnya: Suffix X untuk level tolerant baik 3.3V maupun 5V Kemasan: DIP, TSSOP, TSOP, SOIC Suhu operasi dan tegangan absolut IC Logika Seri 7400 Aplikasi IC TTL

21 IC 7404 Hex Inverter 6 buah gerbang logika NOT IC Logika Seri 7400 Aplikasi IC TTL Contoh: 74AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V, CMOS SN74ALVC04: Texas Instruments, 3.3V, CMOS SN74ALS04: Texas Instruments, Low Power Schottky, 5V

22 Kemasan IC 7404 IC Logika Seri 7400 Aplikasi IC TTL

23 Kemasan IC 7404 PDIP, SOIC, SOP IC Logika Seri 7400 Aplikasi IC TTL

24 Dimensi IC - PDIP IC Logika Seri 7400 Aplikasi IC TTL

25 Dimensi IC - SOIC IC Logika Seri 7400 Aplikasi IC TTL

26 Dimensi IC - SOP IC Logika Seri 7400 Aplikasi IC TTL

27 Komputer Operasional Homebrew Computer: hanya menggunakan TTL, tanpa mikroprosesor 1. Yunten Labs: 2. Andrew: Mark 1 FORTH Computer ( 3. Magic 1 IC Logika Seri 7400 Aplikasi IC TTL

28 Komputer TTL IC Logika Seri 7400 Aplikasi IC TTL Yunten Labs:

29 Mark 1 Computer IC Logika Seri 7400 Aplikasi IC TTL Andrew: Mark 1 FORTH Computer (

30 Magic-1 IC Logika Seri 7400 Aplikasi IC TTL Bill s Magic-1 (

31 Magic-1 IC Logika Seri 7400 Aplikasi IC TTL Bill s Magic-1 (

32 Magic 1 ALU IC Logika Seri 7400 Aplikasi IC TTL

33 diimplementasikan menggunakan IC keluarga 7400 (TTL) Contoh fungsi logika f = ab + bc Memerlukan 1 gerbang NOT (7404), 2 gerbang AND-2 (7408) dan 1 gerbang OR-2 (7432) IC Logika Seri 7400 Aplikasi IC TTL

34 Metodologi Desain 1. Analisis kebutuhan spesifikasi 2. Optimasi fungsi logika untuk memenuhi spesifikasi 2.1 Penyederhanaan dengan peta Karnaugh 2.2 Sintesis ekspansi Shannon 3. Rancang rangkaian logika 3.1 Rangkaian AND-OR atau OR-AND atau MUX 3.2 Optimasi rangkaian dengan NAND-NAND atau NOR-NOR atau MUX-NAND/NOR Konstrain luas papan rangkaian (pcb)/kompleksitas Konstrain cost/biaya 4. Implementasi rangkaian dengan IC TTL 4.1 Spesifikasi elektrik dan logika dipenuhi IC Logika Seri 7400 Aplikasi IC TTL

35 Contoh Desain Desain rangkaian TTL berdasarkan kebutuhan sebagai berikut: Diinginkan suhu dan level cairan dalam penampung selalu terjaga. Suhu normal yang diinginkan adalah antara 25C dan 40C. Sensor suhu yang ada adalah sensor untuk mendeteksi suhu di atas 25C dan suhu di atas 40C. Sebuah saklar digunakan untuk mengaktifkan sensor level yang mendeteksi level cairan di atas normal. Buzzer akan berbunyi jika suhu terlalu tinggi (>40C) atau terlalu rendah (<25C). Buzzer juga berbunyi jika level cairan kurang saat saklar sensor level diaktifkan Terdapat 5 variabel masukan: suhu >40C (x 1 ), suhu >25C (x 2 ), level kurang (x 3 ), saklar level aktif (x 4 ) keluaran: buzzer berbunyi (y) IC Logika Seri 7400 Aplikasi IC TTL Persamaan logikanya: y = x 1 + x 2 + (x 3 x 4 ). Rangkaian logikanya? Bagaimana implementasi rangkaian TTL-nya?

36 Contoh Desain Desain rangkaian TTL berdasarkan kebutuhan sebagai berikut: Diinginkan suhu dan level cairan dalam penampung selalu terjaga. Suhu normal yang diinginkan adalah antara 25C dan 40C. Sensor suhu yang ada adalah sensor untuk mendeteksi suhu di atas 25C dan suhu di atas 40C. Sebuah saklar digunakan untuk mengaktifkan sensor level yang mendeteksi level cairan di atas normal. Buzzer akan berbunyi jika suhu terlalu tinggi (>40C) atau terlalu rendah (<25C). Buzzer juga berbunyi jika level cairan kurang saat saklar sensor level diaktifkan Terdapat 5 variabel masukan: suhu >40C (x 1 ), suhu >25C (x 2 ), level kurang (x 3 ), saklar level aktif (x 4 ) keluaran: buzzer berbunyi (y) IC Logika Seri 7400 Aplikasi IC TTL Persamaan logikanya: y = x 1 + x 2 + (x 3 x 4 ). Rangkaian logikanya? Bagaimana implementasi rangkaian TTL-nya?

37 Implementasi Rangkaian AND-OR 2 buah NOT (7404), efisiensi 2/6 = 33% 1 AND-2 (7408), efisiensi 1/4 = 25% 1 OR-3 diimplementasikan dengan 2 OR-2 (7432), efisiensi 2/4 = 50% IC AND-OR 1 buah AND-OR-INVERT (7454), efisiensi 100% 3 buah NOT (7404), efisiensi 3/6 = 50% IC Logika Seri 7400 Aplikasi IC TTL Rangkaian NAND-NAND 3 NAND-2 (7400), efisiensi 3/4 = 75% 1 NAND-3 (7410), efisiensi 1/3 = 33% Rangkaian MUX 1 MUX-8 (74151/74152 ), efisiensi 100%

38 Nilai Logika sebagai Level Tegangan Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif Level tegangan di atas threshold logika 1 (high, H) Level tegangan di bawah threshold logika 0 (low, L) Sistem logika negatif sebaliknya Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

39 Nilai Logika sebagai Level Tegangan V ss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan V ss = 0V V DD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan V DD = 5V Sistem Logika Positif Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya Level tegangan untuk V 0,max (threshold maksimal) dan V 1,min (threshold minimal) tergantung dari teknologi implementasi Level tegangan V ss - V 0,max logika 0 (low, L) Level tegangan V 1,min - V DD logika 1 (high, H)

40 Level Logika Level logika LOW dinyatakan dengan: V IL menyatakan sinyal tegangan masukan MAKSIMUM yang harus diterima oleh IC TTL agar dianggap sebagai 0 (LOW) V OL menyatakan sinyal tegangan keluaran MAKSIMUM (terjamin) yang dikirimkan oleh IC TTL untuk logika 0 (LOW) Tegangan V OL < V IL agar sinyal reliabel (handal), tidak dipengaruhi oleh noise Level logika HIGH dinyatakan dengan: V IH menyatakan sinyal tegangan masukan MINIMUM yang harus diterima oleh IC TTL agar dianggap sebagai 1 (HIGH) V OH menyatakan sinyal tegangan keluaran MINIMUM (terjamin) yang dikirimkan oleh IC TTL untuk logika 1 (HIGH) Tegangan V OH > V IH agar sinyal reliabel (handal), tidak dipengaruhi oleh noise Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

41 Margin Noise Menggunakan 2 threshold: threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya Solusi: menambah threshold output V OL < V IL dan V OH > V OL Disiplin: komponen mematuhi spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak terganggu

42 Level Beban Statis Beban statik: arus yang mengalir saat beban dihubungkan ke output rangkaian Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan HIGH: komponen input mensuplai (source) arus ke beban Masukan LOW: komponen menerima (sink) arus dari beban Agar rangkaian tidak overload, maka perlu membatasi fanout untuk memenuhi konstrain beban statis Manufaktur menyediakan karakteristik load statis (I OH, I OL, I IH dan I IL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level logika Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

43 Karakteristik Elektrik (74LVC00) Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

44 Karakteristik Elektrik (74LVC00) Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

45 Karakteristik beban statis Diberikan: Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal), positif (arus masuk ke terminal) Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya Tiap keluaran terminal dapat source/sink arus 24mA dan beban masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout

46 Beban Kapasitif dan Delay Propagasi Ideal: Perubahan level sinyal terjadi secara seketika Real: transisi level sinyal tidak seketika rise-time (t r ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (t f ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya Di tiap komponen: resistansi seri (r s), kapasitansi masukan (C in ) Saat output dihubungkan dengan beberapa beban masukan secara paralel, C in = total Cin semua masukan. Transisi jadi lebih lambat (landai) Minimalkan fanout untuk mengurangi beban kapasitif, sehingga memenuhi konstrain delay propagasi

47 Delay Propagasi Selain itu, delay propagasi komponen (t pd ): lamanya waktu dari perubahan input sampai outputnya berubah Misalnya: C in tipikal dari komponen IC logika adalah 5pF. Suatu komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum, t pd 4.3ns yang diukur saat kapasitansi load C L 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum Maksimum fanout = C L /C in = 50pF/5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan masukan Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

48 Wire adalah Jalur Transmisi Ideal: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut Idealnya, wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Real: wire adalah jalur transmisi Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan Perlu menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan data Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

49 Flip-flip (Sekuensial) Real: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang tersimpan akan terlihat di keluarannya seketika itu juga Flip-flop membutuhkan nilai yang akan disimpan harus ada di jalur masukan dalam interval waktu sebelum transisi clock naik. Disebut setup time Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya Nilainya harus tidak berubah antara interval tersebut sampai suatu interval setelah transisi clock naik. Disebut hold time Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada delay. Disebut clock-to-output delay rangkaian harus memenuhi konstrain berikut Perubahan data input harus tidak terjadi dalam interval t h Keluaran data dari satu sisi clock harus sampai di input flip-flop selanjutnya sebelum interval setup time di clock berikutnya

50 Sumber Daya Dua sumber konsumsi daya di rangkaian digital daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) Dipengaruhi oleh frekuensi perubahan level sinyal Upaya mengontrol konsumsi daya: daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi sinyal Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya