Kuliah#7 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014
|
|
|
- Liana Muljana
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Kuliah#7 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro 21 Maret
2 untuk mengimplementasikan fungsi logika dikemas dalam satu chip menjadi rangkaian terintegrasi (IC) IC TTL ini merupakan salah satu alternatif untuk mengimplementasikan desain sistem digital Lainnya adalah menggunakan devais terprogram (PLD) dan IC aplikasi khusus (ASIC) ASIC didesain dan dioptimasi untuk aplikasi khusus sehingga mendapatkan performansi yang tinggi dengan konstrain yang telah ditentukan PLD digunakan untuk mengimplementasikan rangkaian logika yang dapat dikonfigurasi (diprogram secara hardware) 2
3 Tentang Kuliah IC TTL standar seri 7400 untuk mengimplementasikan rangkaian logika minimum IC TTL standar seri 7400 untuk fungsi logika dasar metodologi desain rangkaian logika menggunakan IC TTL standar tinjauan praktikal dalam implementasi rangkaian IC TTL untuk menjamin kehandalan sinyal digital 3
4 Kompetensi Dasar Setelah mempelajari bab ini, mahasiswa akan mampu: Link 1. [C4] memilih IC TTL standar yang diperlukan untuk mengimplementasikan suatu fungsi logika tertentu 2. [C5] mendesain dan mengevaluasi rangkaian IC TTL standar 3. [C5] menganalisis parameter elektrik dalam suatu rangkaian IC TTL standar untuk jaminan kehandalan sinyal digital Website: tkc205-sistem-digital-2013-genap/ 4
5 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 5
6 Rangkaian logika sederhana umumnya menggunakan IC TTL standar Menyediakan fungsi-fungsi logika, seperti gerbang logika dasar, flip-flop, pencacah, transceiver data, unit logika dan aritmatika Dikenal sebagai device seri 7400 karena nomor komponen diawali dengan 74 Umumnya dipaket dalam dual-inline package/dip Koneksi eksternal dari chip disebut pin atau lead Dua pin menghubungkan VDD dan GND ke sumber daya untuk chip Lihat: IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 6
7 IC 7404 Hex Inverter 6 buah gerbang logika NOT IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Pin V DD dihubungkan ke sumber tegangan sebagai tegangan operasi, sedangkan pin G ND dihubungkan ke 0 Volt (Ground) sebagai tegangan referensi Besarnya tegangan VDD umumnya 5 Volt 7
8 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 8
9 Nomor IC TTL IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL DM74LS04N: Keluarga bipolar Low-power Schottky (LS) dan melakukan fungsi logika NOT sejumlah 6 buah ( 04) dalam kemasan plastik DIP through-hole (N) 9
10 Karakteristik IC TTL Produsen devais Prefix SN untuk Texas Instruments, DM untuk National Semiconductor Prefix ini sekarang mungkin sudah tidak terasosiasi ke produsen tunggal, misalnya Fairchild Semiconductor MM dan DM atau tanpa prefix Rating suhu operasi 74 untuk suhu komersial (0 o C sampai 85 o C) 64 untuk keperluan industri ( 40 o C sampai 85 o C) 54 untuk militer ( 40 o C sampai 125 o C) IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Ada IC 7400 dengan rating ini Sub-keluarga devais /teknologi menyatakan teknologi transistor di IC tersebut beserta rating tegangan dan kecepatannya. Misal ALS, advanced low-power Schottky menggunakan bipolar, namun daya rendah 10
11 Karakteristik IC TTL Fungsi logika digital Seri Fungsi Contoh Seri Fungsi Contoh 7400 Quad NAND-2 gate 74LS wide 2-input 74LS54 AND-OR-Invert 7402 Quad NOR-2 gate 74LVC BCD to 7-segment 74LS48 decoder/driver 7404 Hex NOT gate 74LVC Dual 4-bit decade counter 74LS Quad AND-2 gate 74HCT Dual J-K Flip-flop w/ Clear 74LS73 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 7410,7411,7412 Triple NAND-3 gate 74HCT ,7479 Dual DFF 74LS Quad OR-2 gate 74HCT bit bistable latch 74LS Quad XOR-2 gate 74LS bit binary full adder 74LS83 Kemasan, rating kualitas Ditunjukan dengan akhiran dengan arti yang bervariasi antar produsen. Contoh: akhiran N menunjukkan kemasan DIP, D untuk SOIC 11
12 Teknologi IC Konstruksi transistor penyusun IC TTL adalah BJT, CMOS dan BiCMOS IC dengan transistor bipolar/bjt mempunyai kecepatan lebih tinggi, tapi membutuhkan daya operasi yang lebih besar daripada CMOS Kombinasi antara bipolar dan CMOS memunculkan BiCMOS (trade-off antara kecepatan dan kebutuhan daya). IC dengan CMOS ditandai dengan C atau LV misalnya AC, HC, FC, LVC, LV, LVX dan seterusnya IC dengan BiCMOS ditandai dengan B atau BC misalnya BCT dan ABT Tanpa identitas itu, IC menggunakan teknologi bipolar misalnya H, LS, ALS, F IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 12
13 Level Tegangan Logika Level tegangan logika ditentukan oleh suplai tegangan ke IC (VDD) Bipolar: tegangan suplai Volt untuk level logika 5 Volt CMOS: level tegangan 3.3 atau 5 Volt Identitas L menunjukkan level logika 3.3V di CMOS dan low power di bipolar IC 74LS mempunyai daya disipasi 2 mwatt, sedangkan 74S mempunyai 20 mwatt Identitas T : level logika CMOS kompatibel dengan bipolar 74HCT mempunyai level logika kompatibel 5 Volt Identitas X : level tolerant di level logika 3.3 dan 5 Volt 74LVX dapat menerima masukan logika 3.3 Volt dan 5 Volt IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 13
14 Daya dan Kecepatan IC TTL CMOS mengejar kebutuhan daya rendah, sedangkan bipolar mengejar kecepatan yang tinggi Kecepatan yang tinggi di IC TTL CMOS ditandai dengan identitas H untuk high-speed atau F untuk fast IC 74HC mempunyai kecepatan seperti 74LS dengan waktu tunda gerbang 12 ns 74FC mempunyai kecepatan seperti 74F dengan waktu tunda gerbang 3,4 ns IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 14
15 Kemasan Nomor IC Suhu, T A Kemasan Panjang Lebar 74LS00N PDIP mil 2 74LS00D SOIC mil 2 74LS00NS 0 o C- 70 o C SOP-14 10,5 8,2 mm 2 74LS00PS SOP-8 6,5 8,2 mm 2 74LS00DB SSOP-14 6,5 8,2 mm 2 74LS00J CDIP mil 2 74LS00W 55 o C- 125 o C CFP mil 2 74LS00FK LCCC mil 2 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 15
16 Kemasan PDIP IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 16
17 Kemasan SOP IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 17
18 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 18
19 Rangkaian AND-OR, OR-AND, NAND-NAND dan NOR-NOR : IC 7404 untuk 6 buah gerbang NOT IC 7408 untuk 4 buah gerbang AND-2 dan 7411 untuk 3 buah gerbang AND-3 IC 7432 untuk 4 buah gerbang OR-2 dan untuk 3 buah gerbang OR-3 IC 7400 untuk 4 buah gerbang NAND-2, 7410/7412 untuk 3 buah gerbang NAND-3 dan 7413 untuk 2 buah gerbang NAND-4 IC 7402 untuk 4 buah gerbang NOR-2, 7427 untuk 3 buah gerbang NOR-3 dan untuk 2 buah gerbang NOR-4 IC 7486 untuk 4 buah gerbang XOR-2 IC untuk 4 buah gerbang XNOR-2 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 19
20 IC 7404 Hex Inverter IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 20
21 Contoh IC AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V, CMOS, delay gerbang 12 ns, suhu operasi 40 o C sampai 125 o C SN74ALVC04N: Texas Instruments, 14-PDIP, 3.3V, CMOS, delay propagasi < 3 ns, suhu operasi 0 o C sampai 70 o C SN74ALS04D: Texas Instruments, 14-SOIC, 5V, Advanced Low Power Schottky (Bipolar), delay gerbang 4 ns, suhu operasi 0 o C sampai 70 o C IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 21
22 AND: IC 7408 dan 7411 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL y = x 1 x 2 dapat diimplementasikan dengan 7411 Hubungkan satu masukan ke 1, karena y = x 1 x 2 = x 1 x 2 1 Gambarkan skematik rangkaian untuk fungsi y = x 1 x 2 x 3 x 4 menggunakan IC 7408 atau 7411 secara efisien 22
23 OR: IC 7432 dan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL y = x 1 + x 2 dapat diimplementasikan dengan Hubungkan satu masukan ke 0, karena y = x 1 + x 2 = x 1 + x Gambarkan skematik rangkaian untuk fungsi y = x 1 + x 2 + x 3 menggunakan IC
24 NAND: IC 7432, 7410/7412 dan 7413 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 24
25 Fungsi y = x 1 x 2 x 3 dengan 7400 y = x 1 x 2 x 3 = (x 1 x 2 ) x 3 = (x 1 x 2 ) x 3 = (x 1 x 2 ) (x 1 x 2 ) x 3 Fungsi NAND 3-masukan diimplementasikan dengan 3 gerbang NAND-2 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Rangkaian? 25
26 NOR: IC 7402/7428, 7427 dan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 26
27 Fungsi y = x 1 + x 2 + x 3 dengan 7402 y = x 1 + x 2 + x 3 = (x 1 + x 2 ) + x 3 = (x 1 + x 2 ) + x 3 = (x 1 + x 2 ) + (x 1 + x 2 ) + x 3 Fungsi NOR 3-masukan diimplementasikan dengan 3 gerbang NOR-2 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Skematik rangkaian? 27
28 XOR-2 dan XNOR-2 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 28
29 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 29
30 Metodologi Desain 1. Analisis spesifikasi kebutuhan Spesifikasi kebutuhan dapat dinyatakan ke dalam tabel kebenaran atau peta Karnaugh. 2. Penyederhanaan persamaan fungsi logika yang memenuhi spesifikasi Penyederhanaan fungsi dapat dilakukan secara aljabar Boolean, metode Quine-McKluskey dan peta Karnaugh. 3. Desain rangkaian logika minimal dari fungsi tersebut Rangkaian yang dihasilkan adalah berupa dua level AND-OR untuk persamaan fungsi SOP, sedangkan OR-AND jika POS. 4. Optimasi dengan menggunakan rangkaian NAND-NAND atau NOR-NOR Rangkaian AND-OR atau OR-AND menggunakan gerbang AND dan OR. Jika menggunakan NAND-NAND atau NOR-NOR, IC yang digunakan hanya NAND atau NOR saja. Optimasi rangkaian ini dilakukan dengan konstrain luas papan rangkaian (PCB)/kompleksitas dan biaya. 5. rangkaian dengan IC TTL yang sesuai 6. Verifikasi rangkaian TTL terhadap spesifikasi kebutuhan baik fungsional, performansi maupun elektrik 30 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL
31 Contoh Desain Desain rangkaian TTL fungsi f (x 1, x 2, x 3 ) = m (1, 5, 6, 7) Solusi. Peta Karnaugh untuk menyederhanakan fungsi, menghasilkan f (x 1, x 2, x 3 ) = x 1 x 2 + x 2 x 3 IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 31
32 Skematik Rangkaian AND-OR IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Tidak efisien! 32
33 Rangkaian AND-OR Tidak Efisien Rangkaian tersebut membutuhkan 3 buah IC, yaitu 7404, 7408 dan 7432 Dari 6 gerbang NOT yang tersedia di 7404 hanya 1 gerbang yang digunakan atau efisiensinya 1/6 (17%) Dari 4 gerbang AND-2 yang tersedia di 7408 hanya 2 gerbang yang digunakan atau efisiensinya 2/4 (50%) Dari 4 gerbang OR-2 yang tersedia di 7432 hanya 1 gerbang yang digunakan (25%). IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Solusi: NAND-NAND f (x 1, x 2, x 3 ) = x 1 x 2 + x 2 x 3 = x 1 x 2 + x 2 x 3 = x 1 x 2 x 2 x 3 x 1 x 2 x 2 x 2 x
34 Rangkaian Logika NAND-NAND IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL atau 34
35 Rangkaian IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 35
36 Pengujian Mengevaluasi keluaran LED untuk semua kemungkinan saklar Dibandingkan terhadap nyala LED yang diharapkan Saklar 1 Saklar 2 Saklar 3 Keluaran yang diharapkan LED padam LED menyala LED padam LED padam LED padam LED menyala LED menyala LED menyala IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 36
37 Latihan Desain rangkaian logika untuk fungsi f 1 (x 1, x 2, x 3, x 4 ) = m(2, 3, 5, 6, 13) + d(7, 15) Gambar rangkaiannya menggunakan quad NAND 2-masukan (74LS00), triple NAND 3-masukan (74LS10), dual NAND 4-masukan (74LS20), NAND 8-masukan (74LS30) atau hex inverter/not (74LS04) IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL 37
38 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 38
39 Sistem Kompleks -> Abstraksi Bagaimana sebuah IC kompleks dapat didesain? tersusun atas jutaan (milyaran) transistor melakukan fungsi kompleks Solusinya adalah dengan abstraksi (digital) mengidentifikasikan aspek yang penting untuk dikerjakan menyembunyikan detail dari aspek yang lain Abstraksi digital: membuat asumsi mengikuti disiplin yang membuat asumsi valid sehingga detail dapat disembunyikan, fokus dengan yang penting Setidaknya terdapat 4 asumsi dan disiplin dalam abstraksi digital Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 39
40 Asumsi dan Disiplin 1. Asumsi #1: semua sinyal mempunyai level logika yang memadai untuk merepresentasikan nilai 0 dan 1 Disiplin: memberikan noise margin yang mencukupi dalam transmisi sinyal digital 2. Asumsi #2: arus untuk mensuplai komponen telah mencukupi tanpa mengganggu level logika Disiplin: jumlah fanout memenuhi konstrain beban statis (rangkaian tidak overload) 3. Asumsi #3: perubahan level sinyal terjadi seketika tanpa dipengaruhi oleh beban kapasitif Disiplin: jumlah fanout dibatasi sehingga pengaruh beban kapasitif masih memenuhi konstrain delay propagasi 4. Asumsi #4: delay propagasi NOL (wire adalah konduktor sempurna) Disiplin: menjaga delay propogasi sinyal masih memenuhi konstrain kecepatan data Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 40
41 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 41
42 Asumsi #1: Level Tegangan Logika Asumsi: Semua sinyal mempunyai tegangan low dan high yang memadai (level logika) untuk merepresentasikan nilai diskrit 0 dan 1 (positive-logic) Saat ini, level logika TTL menjadi level standar untuk IC logika Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Sinyal bisa mendapatkan noise dan redaman yang menguatkan dan/atau melemahkan sinyal 42
43 Tegangan Threshold Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif Level tegangan di atas threshold logika 1 (high, H) Level tegangan di bawah threshold logika 0 (low, L) Sistem logika negatif sebaliknya Level tegangan di atas threshold logika 0 (low, L) Level tegangan di bawah threshold logika 1 (high, H) Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 43
44 Level Tegangan Threshold V ss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan V ss = 0V V DD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan V DD = 5V Sistem Logika Positif Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Level tegangan untuk V 0,max (threshold maksimal) dan V 1,min (threshold minimal) tergantung dari teknologi implementasi Nilai tegangan antara V ss - V 0,max logika 0 (low, L) Nilai tegangan antara V1,min - V DD logika 1 (high, H) 44
45 Masalah Noise dan Rugi Parasitik Menggunakan 2 threshold: threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi Solusi: menambah threshold output V OL < V IL dan V OH > V OL Disiplin: komponen mematuhi spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak terganggu 45 Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor
46 Parameter Elektrik IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 46
47 Parameter Elektrik IC TTL V IH - tegangan masukan logika tinggi (high) V IH : nilai tegangan masukan minimum yang diperlukan untuk logika 1 (TINGGI). Tegangan masukan yang di bawah nilai ini tidak dapat dianggap sebagai logika 1 oleh rangkaian. V IL - tegangan masukan logika rendah (low) V IL : nilai tegangan masukan maksimum yang diperlukan untuk logika 0 (RENDAH). Tegangan masukan yang di atas nilai ini tidak dapat dianggap sebagai logika 0 oleh rangkaian. V OH - tegangan keluaran logika tinggi (high) V OH : snilai tegangan keluaran minimum yang diberikan oleh rangkaian untuk logika 1 (TINGGI). Tegangan keluaran minimum ini telah dijamin oleh pembuat IC TTL. V OL - tegangan keluaran logika rendah (low) V OL :s nilai tegangan keluaran maksimum yang diberikan oleh rangkaian untuk logika 0 (TINGGI). Tegangan keluaran maksimum ini telah dijamin oleh pembuat IC TTL. Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 47
48 Noise Margin Menyatakan selisih besar tegangan threshold menunjukkan besarnya noise yang masih bisa ditoleransi oleh rangkaian sehingga rangkaian masih bisa beroperasi dengan benar Nilainya menentukan ketahanan rangkaian terhadap noise Noise Margin Logika 0: noise margin(low) = V IL V OL Logika 1: noise margin(high) = V OH V IH Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 48
49 Contoh Tentukan besarnya noise maksimum yang dapat ditoleransi saat logika 0 dan logika 1 Parameter Maksimal (V) Tipikal(V) Maksimal (V) V OH 2,4 3,4 V OL 0,2 0,4 V IH 2,0 V IL 0,8 besar noise maksimal logika 1: noise margin(h) = V OH V IH = 2, 4V 2, 0V = 0, 4V Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor besar noise maksimal logika 0: noise margin(l) = V IL V OL = 0, 8V 0, 4V = 0, 4V 49
50 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 50
51 Arus Source dan Arus Sink Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 51
52 Level Beban Statis Asumsi: Arus untuk mensuplai komponen mencukupi tanpa mengganggu level logika Ditentukan oleh rangkaian internal di komponen (resistansi output seri) Static load: arus yang mengalir saat beban dihubungkan ke output rangkaian Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan high: komponen input mensuplai (source) arus ke beban Masukan low: komponen menerima (sink) arus dari beban Disiplin: rangkaian tidak overload, membatasi fanout untuk memenuhi konstrain beban statis Manufaktur menyediakan karakteristik load statis (I OH, I OL, I IH dan I IL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level logika Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 52
53 Karakteristik beban statis Diberikan: Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal), positif (arus masuk ke terminal) Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Tiap keluaran terminal dapat source/sink arus 24mA dan beban masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan Asumsi #4: Jalur Transmisi adalah Konduktor Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout 53
54 Contoh Spesifikasi elektrik beban statis IC TTL Parameter 74LS 74ALS 74F I IH 20µA 20µA 20µA I IL 0, 4mA 0, 1mA 0, 6mA I OH 0, 4mA 0, 4mA 1mA I OL 8mA 8mA 20mA Jika keluaran gerbang NAND 74ALS00 dihubungkan dengan masukan 3 gerbang 74LS dan 1 buah gerbang 74F, analisis kondisi beban statis rangkaian tersebut Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 54
55 Analisis Beban Statis Rangkaian Saat logika 1, arus source dari NAND 74ALS: I IH,total = 3 I IH,74LS + 1 I IH,74F = 3 20µA µA = 80µA Lebih kecil dari I OH,74LS sebesar 0, 4mA, sehingga rangkaian tidak akan mengalami masalah beban statis Saat logika 0, arus sink di NAND: Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor I IL,total = 3 I IL,74LS + 1 I IL,74F = 3 0, 4mA + 1 0, 6mA = 1, 8mA Lebih kecil dari arus I OL,74LS sebesar 8mA, maka rangkaian tidak akan mengalami masalah beban statis Latihan: hitung gerbang 74F yang bisa ditambahkan ke keluaran NAND? 55
56 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 56
57 Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi: Perubahan level sinyal terjadi secara seketika Real: transisi level sinyal tidak seketika rise-time (t r ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (t f ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah titik pengukuran 10% dan 90% kecepatan naik/turunnya sinyal disebut slewrate (V/s) Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Di tiap komponen: resistansi seri (r s), kapasitansi masukan (C in ) 57
58 Beban Kapasitif Rangkaian AND-OR Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Saat output dihubungkan dengan beberapa beban masukan secara paralel, C in = total Cin semua masukan, C in,total = n cin. Transisi jadi lebih lambat (landai) Disiplin: Minimalkan fanout untuk mengurangi beban kapasitif, sehingga memenuhi konstrain delay propagasi 58
59 Delay Propagasi Waktu tunda propagasi dari logika 0 ke 1 dinyatakan dengan t PLH, sedangkan dari 1 ke 0 dinyatakan dengan t PHL. Jika sama, dinyatakan sebagai delay propagasi komponen (t pd ): lamanya waktu dari perubahan input sampai outputnya berubah t pd = max (t PLH, t PHL ) Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 59
60 Contoh Misalnya: C in tipikal dari komponen IC logika adalah 5pF. Suatu komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum, t pd 4.3ns yang diukur saat kapasitansi load C L 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum Maksimum fanout = C L /C in = 50pF/5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan masukan Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 60
61 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 61
62 Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut Wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Wire adalah jalur transmisi Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan Disiplin: menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan data 62 Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor
63 Bahasan IC TTL untuk Gerbang Logika Dasar Desain Rangkaian dengan IC TTL Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 63
64 Sumber Daya Dua sumber konsumsi daya di rangkaian digital daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) Dipengaruhi oleh frekuensi perubahan level sinyal Upaya mengontrol konsumsi daya: daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi sinyal Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 64
65 Besarnya daya yang dibutuhkan ditentukan oleh arus I CC yang berasal dari tegangan V CC Daya sebenarnya adalah V CC I CC Saat semua keluaran IC 1, arus yang mengalir dari V CC adalah I CCH Sedangkan saat semua keluaran 0, arus yang mengalir disebut I CCL Besar arus rata-rata: Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor I CC (avg) = I CCH +I CCL
66 Daya Disipasi Daya disipasi rata-rata: P D (avg) = I CC (avg) V DD Contoh: IC TTL 74LS00 (quad NAND-2) mempunyai I CCH = 0, 85mA dan I CCL = 3mA. Tentukan daya rata-rata tiap gerbang IC Arus rata-rata ke IC, yaitu I CC = I CCH +I CCL 2 = 0, ma = 1, 93mA. Daya rata-rata IC adalah P D = I CC V DD = 1, 93mA 5V = 9, 65mW. Daya untuk tiap gerbang adalah 9, 65mW /4, yaitu 2,4mW Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor 66
67 Performansi IC: Speed-Power Karakteristik IC: kecepatan dan kebutuhan daya Yang diinginkan adalah mempunyai waktu tunda propagasi gerbang yang pendek (kecepatannya tinggi) dan daya disipasinya rendah Dinyatakan dengan speed-power perkalian antara waktu tunda propagasi dan daya disipasi gerbang Contoh: IC TTL mempunyai waktu tunda propagasi rata-rata 10 ns dan daya disipasi rata-rata 5 mw. Hitung performasi speed-power-nya Asumsi #1: Level Tegangan Logika Asumsi #2: Arus Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Jalur Transmisi adalah Konduktor speedpower = 10ns 5mW = wattdetik = 50 picojoule (pj) Jadi, performansi speed-power-nya adalah 50 pj. IC dengan nilai speed-power rendah lebih dipilih dalam implementasi 67
68 Kuliah Yang telah kita pelajari hari ini: IC TTL standar untuk fungsi logika Metodologi implementasi rangkaian logika menggunakan IC TTL Tinjauan fisik implementasi rangkaian TTL Bab berikutnya akan dibahas sistem bilangan digital. Pelajari: 02/25/tkc205-sistem-digital-2013-genap/ 68
69 Creative Common Attribution-ShareAlike 3.0 Unported (CC BY-SA 3.0) Anda bebas: untuk Membagikan untuk menyalin, mendistribusikan, dan menyebarkan karya, dan untuk Remix untuk mengadaptasikan karya Di bawah persyaratan berikut: Atribusi Anda harus memberikan atribusi karya sesuai dengan cara-cara yang diminta oleh pembuat karya tersebut atau pihak yang mengeluarkan lisensi. Atribusi yang dimaksud adalah mencantumkan alamat URL di bawah sebagai sumber. Pembagian Serupa Jika Anda mengubah, menambah, atau membuat karya lain menggunakan karya ini, Anda hanya boleh menyebarkan karya tersebut hanya dengan lisensi yang sama, serupa, atau kompatibel. Lihat: Creative Commons Attribution-ShareAlike 3.0 Unported License Alamat URL: sistem-digital-2013-genap/ 69
Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL
TKC305 - Sistem Digital Lanjut Eko Didik Prodi Sistem Komputer - Universitas Diponegoro Pokok Bahasan Kuliah Desain rangkaian digital menggunakan IC seri 74xx Metodologi desain rangkaian 74xx Tinjauan
Teknologi Implementasi: CMOS dan Tinjauan Praktikal
Teknologi Implementasi: CMOS dan Tinjauan Praktikal Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem
Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal
untuk Gerbang Logika Kuliah#6 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian
Kuliah#7 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Kuliah#7 TSK205 - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Pembahasan tentang teknologi implementasi sistem digital Chip logika standar keluarga Chip PLD: PLA,
Kuliah#6 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Kuliah#6 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian
Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
Kuliah#2 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan
Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
Kuliah#2 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem
Kuliah#5 TKC205 Sistem Digital. Eko Didik Widianto
& & Kuliah#5 TKC205 Sistem Digital Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Umpan Balik & Sebelumnya dibahas tentang: penyederhanaan
Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#12 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Kuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro
: : Kuliah#11 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik : Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu
Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Review Kuliah Di kuliah sebelumnya
Kuliah#4 TKC205 Sistem Digital. Eko Didik Widianto
& & Kuliah#4 TKC205 Sistem Digital Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Umpan Balik Sebelumnya dibahas tentang implementasi
Pengantar Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TKC305 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TKC305 Sistem Digital Lanjut. Selain
MODUL I TEGANGAN KERJA DAN LOGIKA
MODUL I TEGANGAN KERJA DAN LOGIKA I. Tujuan instruksional khusus 1. Menyelidiki Tegangan Kerja dari Integrated Cicuit (IC) Digital keluarga TTL. 2. Membuktikan Tegangan Logika IC Digital keluarga TTL II.
Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#13 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
DIODE TRANSISTOR LOGIC (DTL)
DIODE TRANSISTOR LOGIC (DTL) Rangkaian NAND R1 I 1 R C I C X Y Z 0 0 1 X D1 A D3 I 2 D4 B I B Z 0 1 1 0 1 1 1 1 0 D2 Y I 3 R2 I E -V BB Gambar 1.4. Rangkaian NAND rumpun DTL Jika masukan X dan Y keduanya
Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC-205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ ) 1 Tentang Kuliah Membahas
Kuliah#9 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014
Kuliah#9 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro 21 Maret 2014 http://didik.blog.undip.ac.id 1 Review Kuliah Di kuliah sebelumnya dibahas tentang: Representasi
Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Review Kuliah Desain rangkaian sekuensial sinkron FSM (Finite State Machine): diagram state, tabel state
Pengantar Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro.
TKC305 - Sistem Digital Lanjut Eko Didik Prodi Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TKC305 Sistem Digital Lanjut. Selain
BAB IV : RANGKAIAN LOGIKA
BAB IV : RANGKAIAN LOGIKA 1. Gerbang AND, OR dan NOT Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan
TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Metode Quine McKluskey dan Program Bantu Komputer
Quine Quine Program Bantu Kuliah#5 TSK205 Sistem Digital - TA 2013/2014 Eko Didik Sistem - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Penyederhanaan Persamaan Logika Quine Perancangan rangkaian
LAPORAN PRAKTIKUM RANGKAIAN LOGIKA (TEGANGAN KERJA DAN LOGIKA)
LAPORAN PRAKTIKUM RANGKAIAN LOGIKA (TEGANGAN KERJA DAN LOGIKA) DISUSUN OLEH : NAMA : SALAHUDDIN NIM : 7034007 KELAS : E1 KEMENTERIAN PENDIDIKAN DAN KEBUDAYAAN POLITEKNIK NEGERI LHOKSEUMAWE JURUSAN TEKNIK
Kuliah#4 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Logika Logika Kuliah#4 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Umpan Balik Sebelumnya dibahas tentang implementasi fungsi
1. TEGANGAN KERJA DAN LOGIKA
1. TEGANGAN KERJA AN LOGIKA I. Tujuan 1. Menyelidiki Tegangan Kerja dari Integrated Cicuit (IC) igital keluarga TTL. 2. Membuktikan Tegangan Logika IC igital keluarga TTL II. asar Teori Texas Instrument
Rangkaian Multilevel
Quine Quine Kuliah#5 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Quine Sebelumnya dibahas tentang optimasi rangkaian dengan penyederhanaan
Aljabar Boolean dan Sintesis Fungsi. Logika
dan Sintesis Fungsi dan Sintesis Fungsi Kuliah#3 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Pengantar dan Sintesis Fungsi Dalam
Metode Quine McKluskey dan Program Bantu Komputer
Quine Quine Program Bantu Kuliah#6 TSK205 Sistem Digital Eko Didik Departemen Teknik Sistem, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Penyederhanaan Persamaan Logika
RANGKAIAN LOGIKA DISKRIT
RANGKAIAN LOGIKA DISKRIT Materi 1. Gerbang Logika Dasar 2. Tabel Kebenaran 3. Analisa Pewaktuan GERBANG LOGIKA DASAR Gerbang Logika blok dasar untuk membentuk rangkaian elektronika digital Sebuah gerbang
Pengantar Sistem Digital
Pengantar Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 1 / 26 Bahasan Deskripsi Kuliah Tata Tertib Kuliah Sistem Evaluasi Buku Acuan/Referensi
LAB #1 DASAR RANGKAIAN DIGITAL
LAB #1 DASAR RANGKAIAN DIGITAL TUJUAN 1. Untuk mempelajari operasi dari gerbang logika dasar. 2. Untuk membangun rangkaian logika dari persamaan Boolean. 3. Untuk memperkenalkan beberapa konsep dasar dan
IC (Integrated Circuits)
IC (Integrated Circuits) Crystal semikonduktor silikon (chip) yang didalamnya merupakan integritas dari komponen elektronik (representasi rangkaian gerbang logika) Rangkaian didalam IC dihubungkan dengan
Kuliah#1 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Sistem Kuliah#1 TSK205 Sistem - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sistem Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem.
BAB III RANGKAIAN LOGIKA
BAB III RANGKAIAN LOGIKA BAB III RANGKAIAN LOGIKA Alat-alat digital dan rangkaian-rangkaian logika bekerja dalam sistem bilangan biner; yaitu, semua variabel-variabel rangkaian adalah salah satu 0 atau
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA
BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA Alokasi Waktu : 8 x 45 menit Tujuan Instruksional Khusus : 1. Mahasiswa dapat menjelaskan theorema dan sifat dasar dari aljabar Boolean. 2. Mahasiswa dapat menjelaskan
Laporan Praktikum. Gerbang Logika Dasar. Mata Kuliah Teknik Digital. Dosen pengampu : Pipit Utami
Laporan Praktikum Gerbang Logika Dasar Mata Kuliah Teknik Digital Dosen pengampu : Pipit Utami Oeh : Aulia Rosiana Widiardhani 13520241044 Kelas F1 Pendidikan Teknik Informatika Fakultas Teknik Universitas
Jurusan Teknik Elektro Fakultas Teknik Universitas Surabaya
MA Modul Durasi : Teknologi Digital (61B023) : I / Karakteristik IC TTL dan Penyederhanaan Logika : 165 menit (1 sesi) PENDAHULUAN Teknologi elektronika telah berkembang sangat cepat sehingga hampir semua
Representasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
Percobaan 9 Gerbang Gerbang Logika
Percobaan 9 Gerbang 9. Tujuan : Setelah mempraktekkan Topik ini, anda diharapkan dapat : Mengetahui macam-macam Gerbang logika dasar dalam sistem digital. Mengetahui tabel kebenaran masing-masing gerbang
Kuliah#4 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
Logika Logika Kuliah#4 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Sebelumnya dibahas tentang implementasi fungsi logika menjadi suatu rangkaian
MODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
BAB I PENDAHULUAN. elektronika digital. Kita perlu mempelajarinya karena banyak logika-logika yang
BAB I PENDAHULUAN A. Latar Belakang Masalah Gerbang Logika merupakan blok dasar untuk membentuk rangkaian elektronika digital. Kita perlu mempelajarinya karena banyak logika-logika yang harus kita pelajari
MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA
MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA YAYASAN SANDHYKARA PUTRA TELKOM SMK TELKOM SANDHY PUTRA MALANG 28 MODUL III GERBANG LOGIKA & RANGKAIAN KOMBINASIONAL Mata Pelajaran : Teknik Digital Kelas
GERBANG UNIVERSAL. I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran
GERBANG UNIVERSAL I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran II. PENDAHULUAN Gerbang universal adalah salah satu gerbang dasar yang dirangkai sehingga menghasilkan
Gerbang logika dasar: AND, OR, NOT, NAND dan NOR
K O N S E P R A N G K A I A N L O G I K A 1 Sistem digital dapat dimodelkan ke dalam rangkaian logika. Rangkaian logika ini mempunyai satu atau lebih masukan dan satu atau/lebih keluaran. Rangkaian logika
Kuliah#1 TKC205 Sistem Digital. Eko Didik Widianto
Kuliah#1 TKC205 Sistem Eko Didik Departemen Teknik Sistem Komputer, Universitas Diponegoro http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Tentang Dokumen Pengantar perkuliahan Standar kompetensi,
LAPORAN PRAKTIKUM. Disusun Untuk Memenuhi Salah Satu Tugas Kelompok Mata Kuliah Praktikum Teknik Digital Dosen Pengampu Dr.Enjang A.Juanda,M.pd.,M.T.
LAPORAN PRAKTIKUM Disusun Untuk Memenuhi Salah Satu Tugas Kelompok Mata Kuliah Praktikum Teknik Digital Dosen Pengampu Dr.Enjang A.Juanda,M.pd.,M.T. Oleh : Kelompok 7 Adhitya Sufarinto (1304927) Fernando
1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang
1 BAB I PENDAHULUAN 1.1 Latar Belakang Sistem digital merupakan salah satu sistem yang digunakan dalam pemrosesan sinyal atau data. Sebelum dimulainya era digital, pemrosesan sinyal atau data dilakukan
Kuliah#3 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
,, Kuliah#3 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro , Sebelumnya dibahas tentang konsep rangkaian logika: Representasi biner dan saklar sebagai elemen
MODUL II GATE GATE LOGIKA
MODUL II GTE GTE LOGIK I. Tujuan instruksional khusus. Menyelidiki operasi logika dari gate-gate logika 2. Membuktikan dan mengamati oiperasi logika dari gate-gate logika. II. Dasar Teori Gerbang Logika
Gambar 1.13 Board evaluasi FPGA Xilinx Spartan-3E dari Digilenc Gambar 1.14 Aplikasi PLD untuk kamera fotografi berkecepatan
D A F TA R G A M B A R Gambar 1.1 Sinyal v(t) = 5 sin (2πt) dimana besar tegangan merupakan fungsi dari waktu t... 4 Gambar 1.2 Diagram blok sistem yang terdiri atas masukan, keluaran, proses dan elemen
IC atau integrated circuit adalah komponen elektronika semikonduktor yang merupakan gabungan
Pengertian IC TTL Dan CMOS 9 IC atau integrated circuit adalah komponen elektronika semikonduktor yang merupakan gabungan dari ratusan atau ribuan komponen-komponen lain. Bentuk IC berupa kepingan silikon
Kuliah#1 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto
Kuliah#1 TKC205 Sistem - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Tentang Kuliah Pembahasan tentang deskripsi, tujuan, sasaran dan materi kuliah TKC205
Transistor-Transistor Logic (TTL)
Transistor-Transistor Logic (TTL) Hadha Afrisal, 35448 Jurusan Teknik Elektro FT UGM, Yogyakarta 1.1 INTRODUCTION Logic family dari jenis TTL (Transistor-Transistor Logic) merupakan gerbang-gerbang logika
MAKALAH SYSTEM DIGITAL GERBANG LOGIKA DI SUSUN OLEH : AMRI NUR RAHIM / F ANISA PRATIWI / F JUPRI SALINDING / F
MAKALAH SYSTEM DIGITAL GERBANG LOGIKA DI SUSUN OLEH : AMRI NUR RAHIM / F 551 12 062 ANISA PRATIWI / F 551 12 075 JUPRI SALINDING / F 551 12 077 WIDYA / F 551 12 059 TEKNIK INFORMATIKA (S1) TEKNIK ELEKTRO
PERCOBAAN DIGITAL 01 GERBANG LOGIKA DAN RANGKAIAN LOGIKA
PERCOBAAN DIGITAL GERBANG LOGIKA DAN RANGKAIAN LOGIKA .. TUJUAN PERCOBAAN. Mengenal berbagai jenis gerbang logika 2. Memahami dasar operasi logika untuk gerbang AND, NAND, OR, NOR. 3. Memahami struktur
TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
Antarmuka CPU. TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TSK304 - Teknik Interface dan Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang: Dasar-dasar elektronik dan kebutuhan desain mikroprosesor Interkoneksi CPU, memori
PERANCANGAN INVERTER SEBAGAI SWITCH MOS PADA IC DAC
PERANCANGAN INVERTER SEBAGAI SWITCH MOS PADA IC DAC Veronica Ernita K. 1), Erma Triawati Ch 2) 1,2,3) Jurusan Teknik Elektro Universitas Gunadarma Jl. Margonda Raya No. 100, Depok 16424, Jawa Barat, Indonesia
Rangkaian Logika. Eko Didik Widianto. Sistem Komputer - Universitas eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32
Rangkaian Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32 Bahasan Representasi Biner Konsep Dasar Elemen Biner Fungsi AND
BAB III RANGKAIAN LOGIKA
BAB III RANGKAIAN LOGIKA Alat-alat digital dan rangkaian-rangkaian logika bekerja dalam sistem bilangan biner; yaitu, semua variabel-variabel rangkaian adalah salah satu 0 atau 1 (rendah atau tinggi).
Representasi Bilangan dan Operasi Aritmatika
Bilangan Bilangan dan Operasi Aritmatika Kuliah#8 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Bilangan Sebelumnya telah dibahas tentang
PERANCANGAN SISTEM DIGITAL Rangkaian Logika Pernantin Tarigan Edisi ke-2 USU Press
PERANCANGAN SISTEM DIGITAL Rangkaian Logika Pernantin Tarigan Edisi ke-2 USU Press Designing with TTL Integrated Circuits Texas Instruments Inc. McGraw Hill International TTL Data Book Fairchild Semiconductor
EMULASI GERBANG LOGIKA TUNGGAL MULTIFUNGSI MENGGUNAKAN MIKROPENGENDALI ATMEGA8A
EMULASI GERBANG LOGIKA TUNGGAL MULTIFUNGSI MENGGUNAKAN MIKROPENGENDALI ATMEGA8A Arief Hendra Saptadi Jurusan Teknik Elektro Fakultas Teknik Universitas Muhammadiyah Semarang Jl. Kasipah no 10-12 Semarang
Gerbang Logika Dasar I
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 1 : Gerbang Logika Dasar I 11 Tujuan Mahasiswa mampu mengimplementasikan logika gerbang dasar ke hardware logika dasar 12 Alat & Bahan 1 IC Gerbang Logika
Sinyal Logik level dan Famili logik, perubah level
4 level dan Famili logik, perubah level Tujuan : Setelah mempelajari ini diharapkan. Memahami batasan tegangan yang diberlakukan pada logik 2. Memahami batasan tegangan yang diberlakukan pada logik 0 3.
FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL Gerbang Logika Dasar, Universal NAND dan Semester 3
1. Kompetensi FAKULTAS TEKNIK No. LST/PTI/PTI6205/02 Revisi: 00 Tgl: 8 September 2014 Page 1 of 6 Dengan mengikuti perkuliahan praktek, diharapkan mahasiswa memiliki kedisiplinan, tanggung jawab dan dapat
Simulasi Rancangan Gerbang Logika 3 Wide - 3 Input AND-Or-Inverter teknologi ECL
7 Simulasi Rancangan Gerbang Logika 3 Wide - 3 Input AND-Or-Inverter teknologi ECL Lily M. Sikome, Mochammad Rif an, Onny Setyawati danwijono Abstrak Paper ini berisi simulasi rancangan rangkaian 3 Wi
O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012
O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012 Outline Penjelasan tiga operasi logika dasar dalam sistem digital. Penjelasan Operasi dan Tabel Kebenaran logika AND, OR, NAND, NOR
Organisasi & Arsitektur Komputer
Organisasi & Arsitektur Komputer 1 Logika Digital Eko Budi Setiawan, S.Kom., M.T. Eko Budi Setiawan mail@ekobudisetiawan.com www.ekobudisetiawan.com Teknik Informatika - UNIKOM 2013 Pendahuluan Gerbang
1 Deskripsi Perkuliahan
Kontrak Perkuliahan Mata Kuliah : Sistem Digital Kode / SKS : TSK 205 / 2 SKS Pengajar : Eko Didik Widianto, ST., MT. Jadwal : a) Kamis, jam 09.30 11.10, Ruang D304 (Kelas A) b) Selasa, jam 07.50 09.30,
Teknik Digital. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Teknik Digital Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Pendahuluan Perancangan H/W (1) Mengapa perancangan
Representasi Data Digital (Bagian 1)
Bilangan Data (Bagian 1) Kuliah#9 TKC-205 Sistem Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Preview
MODUL PRAKTIKUM RANGKAIAN DIGITAL
MODUL PRAKTIKUM RANGKAIAN DIGITAL JURUSAN TEKNIK INFORMATIKA FAKULTAS SAINS DAN TEKNOLOGI UNIVERSITAS ISLAM NEGERI MAULANA MALIK IBRAHIM MALANG Jl. Gajayana No. 50 Malang (65144) Telp : 0341-551354, Faks
PARAMETER GERBANG LOGIKA
PARAMETER GERBANG LOGIKA Praktikan: Muhammad Abdul Jabbaar (13508072) Asisten: M. Ashr Sayuti Waktu Percobaan: 2 September 2010 EL2195 Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro Sekolah
BAB 1. KONSEP DASAR DIGITAL
1. KONSEP DSR DIGITL Materi : 1. Representasi entuk Digital dan nalog 2. entuk Sinyal Digital 3. Transmisi Serial & Paralel 4. Switch dalam Rangkaian Elektronika 5. Gerbang Logika Dasar 6. Tabel Kebenaran
BAB III PERANCANGAN DAN PENGUKURAN
BAB III PERANCANGAN DAN PENGUKURAN 3.1 Perancangan Sistem Perancangan mixer audio digital terbagi menjadi beberapa bagian yaitu : Perancangan rangkaian timer ( timer circuit ) Perancangan rangkaian low
Gambar 1.1 Logic diagram dan logic simbol IC 7476
A. Judul : FLIP-FLOP JK B. Tujuan Kegiatan Belajar 15 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Mengetahui cara kerja rangkaian Flip-Flop J-K. 2) Merangkai rangkaian Flip-Flop J-K.
MODUL 3 GERBANG LOGIKA DASAR
MODUL 3 GERBANG LOGIKA DASAR A. TEMA DAN TUJUAN KEGIATAN PEMBELAJARAN. Tema : Gerbang Logika Dasar 2. Fokus Pembahasan Materi Pokok :. Definisi Gerbang Logika Dasar 2. Gerbang-gerbang Logika Dasar 3. Tujuan
Metode Minimisasi Quine McKluskey dan Rangkaian Multilevel
Metode Minimisasi Quine McKluskey dan Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom
BAB III GERBANG LOGIKA BINER
III GERNG LOGIK INER 3. ljabar oole Pada abad ke-9 George oole memperkenalkan operasi hitung matematika dalam bentuk huruf abjad dan memperkenalkan simbol tertentu untuk hubungan seperti tanda tambah (+)
Transistor Bipolar. oleh aswan hamonangan
Transistor Bipolar oleh aswan hamonangan Pada tulisan tentang semikonduktor telah dijelaskan bagaimana sambungan NPN maupun PNP menjadi sebuah transistor. Telah disinggung juga sedikit tentang arus bias
DASAR TEKNIK DIGITAL (1) GERBANG-GERBANG LOGIKA DASAR
DASAR TEKNIK DIGITAL (1) GERBANG-GERBANG LOGIKA DASAR Quad Edisi 4 quad@brawijaya.ac.id Lisensi Dokumen Copyright 2007 quad.brawijaya.ac.id PERINGATAN!!! Seluruh Artikel di quad.brawijaya.ac.id dapat digunakan,
Modul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
Percobaan 1. Membangun Gerbang Logika Dasar dengan Transistor CMOS
Percobaan 1 Membangun Gerbang Logika Dasar dengan Transistor CMOS 1.1. Tujuan Memberikan pengenalan terhadap VLSI Design CAD Tool: Electric TM Membangun CMOS Inverting Gate: NOT, NAND, dan NOR Mensimulasikan
EMS. 2 A Dual H-Bridge
EMS 2 A Dual H-Bridge Daftar Isi 1. Pendahuluan... 3 2. Spesifikasi... 3 3. Tata Letak Komponen... 3 4. Keterangan Antarmuka... 4 5. Contoh Koneksi... 5 5.1. Contoh Koneksi Untuk 2 Buah Motor 2 Arah...
Transistor Bipolar. III.1 Arus bias
Transistor Bipolar Pada tulisan tentang semikonduktor telah dijelaskan bagaimana sambungan NPN maupun PNP menjadi sebuah transistor. Telah disinggung juga sedikit tentang arus bias yang memungkinkan elektron
GERBANG GERBANG LOGIKA
GERBANG GERBANG LOGIKA Gerbang-gerbang logika atau dapat juga dinamai rangkaian pintu (gate circuits). Gerbang-gerbang logika ini banyak sekali penerapannya di dunia industri terutama yang digunakan dalam
PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA
LOGIKA MESIN PENDAHULUAN Data dan instruksi ditransmisikan diantara berbagai bagian prosesor atau diantara prosesor dan periperal dgn menggunakan PULSE TRAIN. Berbagai tugas dijalankan dgn cara menyampaikan
RANGKAIAN SEKUENSIAL
RANGKAIAN SEKUENSIAL Rangkaian Sekuensial Elemen Penyimpan dan Statenya Rangkaian yang nilai keluarannya tidak hanya tergantung dari masukan saat ini, juga dari nilai keluaran sebelumnya Rangkaian mempunyai
LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)
LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR) Diajukan untuk memenuhi salah satu tugas mata kuliah Elektronika Lanjut Dosen Pengampu : Ahmad Aminudin, M.Si Oleh : Aceng Kurnia Rochmatulloh (1305931)
dan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop
FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah
TKC210 - Teknik Interface dan Peripheral. Eko Didik Widianto
TKC210 - Teknik Interface dan Peripheral Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah Koneksi peripheral I/O sederhana ke mikrokontroler secara langsung (direct I/O) dan terprogram
Representasi Bilangan Digital (Bagian 2)
(Bagian 2) Kuliah#10 TKC-205 Sistem Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Preview Kuliah Rangkaian
TSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
BAB I : APLIKASI GERBANG LOGIKA
BAB I : APLIKASI GERBANG LOGIKA Salah satu jenis IC dekoder yang umum di pakai adalah 74138, karena IC ini mempunyai 3 input biner dan 8 output line, di mana nilai output adalah 1 untuk salah satu dari