BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA

Transkripsi

1 BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA Alokasi Waktu : 8 x 45 menit Tujuan Instruksional Khusus : 1. Mahasiswa dapat menjelaskan theorema dan sifat dasar dari aljabar Boolean. 2. Mahasiswa dapat menjelaskan fungsi Boolean. 3. Mahasiswa dapat menjelaskan gerbang logika digital. 4. Mahasiswa dapat menjelaskan keluarga logika digital IC PENDAHULUAN Perangkat digital dan rangkaian digital beroperasi dalam sistem bilangan biner, yaitu semua variabel-variabel rangkaian adalah 0 dan 1 (rendah atau tinggi). Karakteristik dari perangkat digital ini membuatnya mungkin untuk menggunakan aljabar boole sebagai alat matematika untuk menganalisa dan merancang rangkaian dan sistem digital. Operasi-operasi dasar dari logika boole adalah : 1. Penambahan logika, disebut juga penambahan OR atau operasi OR. Simbol umum untuk operasi ini adalah tanda plus (+) 2. Perkalian logika, disebut juga perkalian AND atau operasi AND. Simbol umum untuk operasi ini adalah tanda perkalian (. ). 3. Pembalikan logika, disebut juga operasi NOT. Simbol umum untuk operasi ini adalah strip atas ( ) TEOREMA-TEOREMA BOOLEAN Kelompok pertama teorema diberikan pada Gambar 2.1. Pada tiap teorema, X adalah sebuah variabel logika yang dapat bernilai 0 atau 1. Masing-masing teorema digambarkan pula diagram logika ekuivalennya, yang mana akan membantu untuk mengecek kebenarannya. Teorema-teorema pada Gambar 2.1 adalah teorema variabel tunggal (single variable thoerems) dengan hanya variabel X, jadi kita harus mengecek untuk kondisi-kondisi X = 0 dan X = 1. 25

2 Gambar 2.1 Teorema-teorema variabel tunggal (single variable) Teorema (1) menyatakan bahwa jika suatu variabel apa saja di-and-kan dengan 0, hasilnya pasti 0. Ini mudah untuk diingat sebab operasi AND adalah seperti perkalian biasa, dimana kita tahu bahwa apa saja yang dikalikan dengan 0 adalah 0. Kita juga tahu bahwa output dari gerbang AND akan menjadi 0 jika ada input yang bernilai 0. Tanpa memperdulikan level pada input yang lain. Teorema (2) juga sama seperti pada perkalian biasa. 26

3 Teorema (3) dapat dibuktikan dengan mencoba masing-masing kondisi Jika X = 0, maka 0. 0 = 0 Jika X =1, maka 1. 1 = 1 Jika X. X = X Teorema (4) dapat dibuktikan dengan cara yang sama. Bagaimanapun juga, teorema (4) juga dapat berasalan bahwa pada suatu saat apakah X atau kebalikannya X pasti menjadi level 0, jadi hasil perkalian AND-nya pasti selalu 0. Teorema (5) adalah biasa, karena 0 jika ditambahkan dengan apa saja tidak mempengaruhi nilainya, apakah itu pada penambahan biasa atau pada penambahan OR. Teorema (6) menyatakan bahwa jika suatu variabel apa saja di OR-kan dengan 1, hasilnya akan selalu 1. Mengecek teorema (6) untuk kedua nilai X : = 1 dan = 1 Dengan demikian kita dapat mengingat bahwa output dari OR gate akan menjadi 1 jika ada input yang bernilai 1, tanpa menghiraukan nilai input yang lain. Teorema (7) dapat dibuktikan dengan pengecekan untuk kedua harga X : = 0 dan = 1 Teorema (8) dapat dibuktikan dengan cara yang sama atau kita dapat hanya beralasan pada suatu saat apakah X atau X pasti menjadi level 1 jadi kita selalu meng-or-kan 0 dan 1 yang selalu menghasilkan 1. Sebelum mengenalkan teorema-teorema selanjutnya, harus ditekankan bahwa dalam menerapkan teorema-teorema (1)-(8) variabel X bisa mewakili suatu ekspresi yang berisi lebih dari satu variabel. Sebagai contoh, jika kita mempunyai A B ( A B ), kita dapat memakai teorema (4) dengan misalkan X = A B. Jadi kita dapat menyatakan bahwa A B ( A B ) = 0. Ide yang sama dapat diterapkan untuk menggunakan teoremateorema tersebut di atas. 27

4 TEOREMA VARIABEL GANDA (MULTIVARIABLE) Teorema-teorema yang ditampilkan berikut ini melibatkan lebih dari satu variabel : (9) X + Y = Y + X Hukum KOMULATIF (10) X. Y = Y. X (11) X + (Y + Z) = (X + Y) + Z = X + Y + Z (12) X(YZ) = (XY) Z = XYZ Hukum ASOSIATIF (13) X(Y + Z) = XY + XZ Hukum DISTRIBUTIF (14) (X + Y)(X + Z) = X + (Y. Z) (15) X + XY = X (16) X + X Y = X + Y (17) X. ( X + Y) = X. Y Hukum ABSORTIF Contoh 2.1 : Sederhanakan ekspresi : Y = A B D + A B D Penyelesaian : Memfaktorkan variabel A B dengan menggunakan teorema (13) : Y = A B (D + D ) Dengan menggunakan teorema (8), D + D = 1 Jadi, Y = A B. 1 = A B [menggunakan teorema (2)] Contoh 2.2 : Sederhanakan Z = ( A + B)(A + B) Penyelesaian : Ekspresi ini dapat diperluas sebagai berikut [teorema (13)] Z = A. A + A. B + B. A + B. B Memanggil teorema (4) : A. A = 0, juga B. B = B [teorema (3)] Z = 0 + A. B + B. A + B = A B + A B + B Dengan mengeluarkan B [teorema (13)] : Z = B ( A + A + 1) Akhirnya dengan menggunakan teorema (6), Z = B 28

5 Contoh 2.3 : Sederhanakan X = A C D + A B C D Penyelesaian : X = CD ( A + A B ) X = C D (A + B) = A C D + B C D TEOREMA De Morgan Dua teorema yang paling penting dari Aljabar Boolean disumbangkan oleh ahli matematika bernama DeMorgan. Teorema DeMorgan sangat berguna dalam penyederhanaan suatu ekspresi. Kedua teorema tersebut adalah : (18) X Y = X. Y (19) X. Y = X + Y Teorema DeMorgan itu dapat dinyatakan dengan kata-kata sebagai berikut : Setiap pernyataan dalam logika adalah ekuivalen dengan pertentangannya (inversion) dengan cara : Penjumlahan logika (fungsi OR) ditukar menjadi perkalian logika (fungsi AND) dan sebaliknya Serta mengganti tiap-tiap variabel dengan pertentangannya (fungsi NOT) Contoh 2.4 : Sederhanakan AB C dengan teorema DeMorgan Penyelesaian : AB C = A B. C = A B. C Catatan : B adalah sama dengan B, jadi ( A + B). C = A.C + BC Hasil terakhir ini hanya berisi tanda-tanda inverter (pembalik) yang membalik variabel tunggal. 29

6 Contoh 2.5 : Sederhanakan ekspresi Z = ( A C).( B D) Penyelesaian : Z = ( A C) ( B D) = ( A.. C) ( B. D) Z = A C + B D 2.3. GERBANG LOGIKA DIGITAL Fungsi Boolean lebih mudah diimplementasikan dengan menggunakan operasioperasi AND, OR, dan NOT. Kemungkinan merangkai gates dengan operasi-operasi logika bertipe lain adalah tergantung dari kepentingannya. Faktor-faktor yang harus dipertimbangkan jika merangkai tipe-tipe lain dari gerbang logika adalah : 1. Kemudahan dan ekonomi memproduksi gate dengan komponen-komponen fisik. 2. Kemungkinan untuk memperluas gate lebih dari dua input. 3. Sifat-sifat dasar operator biner seperti komulatif dan asosiatif. 4. Kemampuan gate untuk mengimplementasikan hanya fungsi boolean atau dalam hubungan dengan gates lain. Simbol grafik dan tabel kebenaran dari delapan gerbang ditunjukkan pada Gambar 2.2. Tiap gerbang mempunyai satu atau dua variabel input biner yang ditandai dengan X dan Y dan satu variabel output biner yang ditandai dengan F. Rangkaian AND, OR, dan Inverter (pembalik) telah didefinisikan pada Gambar 1.6. Rangkaian inverter membalik logik dari variabel biner. Rangkaian inverter tersebut menghasilkan fungsi NOT atau komplemen. Lingkaran kecil pada output dari simbol grafik inverter menandai komplemen logika simbol segitiga adalah tanda dari rangkaian buffer. Buffer menghasilkan fungsi transfer tetapi tidak menghasilkan suatu operasi logika khusus sebab nilai biner pada outputnya adalah sama dengan nilai biner inputnya. Rangkaian buffer hanya digunakan untuk penguatan daya dari sinyal dan ekuivalen dengan dua inverter yang dihubungkan secara seri (berderet). 30

7 NAMA SIMBOL GRAFIK FUNGSI ALJABAR TABEL KEBENARAN AND F = x y x y F OR F = x + y x y F Inverter (NOT) F = x x F Buffer F = x x F NAND F = (x y) X y F NOR F = (x + y) x y F Exclusive-OR F = xy + x y x y F (XOR) = x + y Exclusive-NOR F = xy + x y x y F (XNOR) = x. y = x + y Gambar 2.2 Gerbang Logika Digital Fungsi NAND adalah komplemen dari fungsi AND, seperti ditunjukkan oleh simbol grafiknya yang terdiri dari simbol grafik AND diikuti oleh lingkaran kecil. 31

8 Fungsi NOR adalah komplemen dari fungsi OR dan menggunakan simbol grafik dari OR diikuti oleh lingkaran kecil. Gerbang NAND dan NOR banyak digunakan sebagai gerbang logika standar dan benarbenar jauh lebih populer dari pada gerbang AND dan OR. Hal ini disebabkan karena gerbang NAND dan NOR dengan mudah dapat dibuat dengan rangkaian-rangkaian transistor dan karena fungsi-fungsi Boolean dapat dengan mudah diimplementasikan dengan gerbang NAND dan NOR tersebut. Gerbang Exclusive-OR mempunyai sifat grafik sama seperti gerbang OR, tetapi ada tambahan garis melengkung pada sisi input. Gerbang Exclusive-NOR adalah komplemen dari Exclusive-OR yang ditambah lingkaran kecil pada sisi outputnya KELUARGA LOGIKA DIGITAL IC Gerbang IC digital diklasifikasikan tidak hanya berdasarkan operasi logikanya, tetapi juga berdasarkan keluarga rangkaian logika tertentu. Masing-masing keluarga logika mempunyai rangkaian elektronika dasar dimana rangkaian dan fungsi yang lebih komplek di buat. Rangkaian dasar pada tiap-tiap (family) adalah gerbang NAND dan NOR. Komponen-komponen elektronika yang digunakan dalam pembuatan rangkaian dasar biasanya dipakai untuk menamakan keluarga logika (Logic Family). Bermacam-macam keluarga logika ICs digital telah diperkenalkan secara komersial. Keluarga-keluarga logika yang telah terkenal adalah sebagai berikut : TTL : Transistor-transistor Logic ECL : Emiter-Coupled Logic MOS : Metal-Oxide Semiconductor CMOS : Complementary Metal-Oxide Semiconductor I 2 L : Integrated-injection Logic TTL mempunyai banyak fungsi digital dan merupakan keluarga logika yang paling populer sekarang ini. ECL digunakan pada sistem-sistem yang memerlukan operasi kecepatan tinggi. 32

9 MOS dan I2L digunakan pada rangkaian-rangkaian yang memerlukan kepadatan komponen tinggi, dan CMOS digunakan pada sistem-sistem yang membutuhkan konsumsi daya rendah. Oleh karena kepadatan yang tinggi dimana transistor-transistor dapat dibuat dalam MOS dan I2L, dua keluarga ini kebanyakan digunakan untuk fungsi-fungsi LSI (Large Scale Integration). Tiga keluarga yang lain : TTL, ECL, dan CMOS mempunyai perangkat-perangkat LSI dan juga perangkat MSI (Medium Scale Integration) dan SSI (Small Scale Integration). Catatan : Komponen-komponen yang digunakan untuk membuat sistem-sistem digital adalah tertutup dalam paket rangkaian terpadu (integrated circuit packages). Rangkaian SSI berisi beberapa gate (gerbang) atau flip-flop dalam paket tunggal (dalam satu paket IC). Perangkat MSI menyediakan fungsi-fungsi digital tertentu, dan perangkat LSI menyediakan modul-modul komputer lengkap. Beberapa rangkaian SSI yang standar pada Gambar 2.4. Masing-masing IC tertutup dalam sebuah paket (package) 14 atau 16 kaki. Kaki-kaki tersebut diberi nomor disepanjang dua sisi dari package tersebut dan menentukan hubungan-hubungan yang dapat dibuat. Gates (gerbang-gerbang) yang digambar di dalam IC hanya untuk informasi saja dan tidak dapat dilihat karena package IC yang nyata adalah seperti pada gambar 1.8. IC TTL biasanya dibedakan oleh penandaan menurut angka seperti seri 5400 dan Seri 5400 mempunyai batasan temperatur operasi yang lebar, cocok untuk penggunaan militer. Dan seri 7400 mempunyai batasan temperatur yang lebih sempit, cocok untuk pemakaian industri. Penandaan menurut angka dari seri 7400 berarti bahwa package IC bernomor seperti 7400, 7401, 7402 dan sebagainya. Gambar 2.4 (a) menunjukkan dua rangkaian SSI TTL. Seri 7404 menyediakan enam (hek) inverter dalam satu package menyediakan empat 2-input NAND gates. Terminal-terminal yang ditandai Vcc dan GND adalah kaki-kaki sumber tegangan (power supply) yang memerlukan tegangan 5 volt untuk operasi yang benar. 33

10 Tipe ECL yang paling umum adalah seri Gambar 2.4 (b) menunjukkan dua rangkaian ECL. Seri menyediakan empat 2-input NOR gates. Catatan bahwa sebuah gate ECL bisa mempunyai dua output, satu untuk fungsi NOR dan lain untuk fungsi OR (kaki 9 dari IC 10102). IC menyediakan tiga exclusive-or gates. Disini ada dua output dari masingmasing gate, output yang lain memberi fungsi exclusive-nor. Gate ECL mempunyai tiga terminal untuk power supply Vcc1 dan Vcc2 biasanya dihubungkan ke Ground, dan VEE ke supply -5,2 Volt. Rangkaian CMOS dari seri-seri 4000 ditunjukkan pada Gambar 2.4 (c). Hanya dua 4- input NOR gate dapat dimuat dalam 4002 karena keterbatasan kaki. Type 4050 menyediakan enam gerbang menyediakan enam gerbang Buffer. Kedua IC mempunyai dua terminal yang tidak digunakan ditandai NC (no connection). Terminal yang ditandai VDD membutuhkan tegangan supply daya dari 3 sampai 15 volt dan Vss biasanya dihubungkan ke ground. 34

11 Gambar 2.4 Berapa tipikal Integrated-Circuit Gates 35

12 Ringkasan Teorema Variabel Tunggal : (1) X. 0 = 0 (2) X. 1 = X (3) X. X = X (4) X. X = 0 (5) X + 0 = X (6) X + 1 = 1 (7) X + X = X (8) X + X = 1 Teorema Variabel Ganda : (9) X + Y = Y + X Hukum KOMULATIF (10) X. Y = Y. X (11) X + (Y + Z) = (X + Y) + Z = X + Y + Z (12) X(YZ) = (XY) Z = XYZ (13) X(Y + Z) = XY + XZ Hukum ASOSIATIF Hukum DISTRIBUTIF (14) (X + Y)(X + Z) = X + (Y. Z) (15) X + XY = X (16) X + X Y = X + Y (17) X. ( X + Y) = X. Y Hukum ABSORTIF Teorema DeMorgan sangat berguna dalam penyederhanaan suatu ekspresi. Kedua teorema tersebut adalah : (18) X Y = X. Y (19) X. Y = X + Y 36

13 Soal-Soal 1. Buktikan teorema di bawah ini : a. (A + B) (A + C) = A + BC (hukum distributif) b. A ( A +B) = A B (hukum absortif) 2. Sederhanakan pernyataan di bawah ini dengan menggunakan hukum-hukum dan teorema logika : a. F = (A B + B) ( A B ) b. F = (A + B +C )(A + B C) c. F = AB C + D + C (AB C + D) d. F = (A + BC)(B + AC) + A BC e. F = (A + B + C)(A + B ) 3. Implementasikan hasil penyederhanaan pertanyaan (2) ke dalam rangkaian logika? 4. Sederhanakan dengan teorema DeMorgan : a. F = B ( C D ) + A B ( C D ) b. F = A B CD AC ACD 5. Jika suatu rangkaian digital mempunyai N variabel input logika maka akan ada 2 N kemungkinan kondisi yang berbeda. Jika sebuah tabel kebenaran dibuat berisi semua kondisi-kondisi tersebut, ada suatu metode untuk mendaftar semua kondisi tersebut tanpa kehilangan satu kondisipun. Pelajari tabel kebenaran yang ditunjukkan pada Gambar P-1. Untuk empat variabel A, B, C, dan D. Karena N = 4 maka ada 2 4 = 16 kondisi. Semua 16 kondisi tersebut dapat didaftar mewakili 4-bit bilangan biner, dengan D menjadi LSB dan A menjadi MSB. Jika kita sekarang menghitung dalam biner dari 0000 sampai 1111, kita akan mempunyai 16 kondisi keseluruhannya. Tambahkan ke dalam tabel kebenaran output-output untuk masing-masing kondisi jika masing-masing kondisi tersebut mewakili empat-imput NOR dan NAND gates? 37

14 A B C D NOR NAND Gambar P a. Sederhanakan rangkaian logika yang ditunjukkan pada Gambar P-2? Gambar P-2. b. Implementasikan hasil penyederhanaannya kedalam rangkaian logika? 38