BAB III PERANCANGAN PENGUAT KELAS D

Transkripsi

1 BAB III PERANCANGAN PENGUAT KELAS D TANPA TAPIS LC PADA BAGIAN KELUARAN DENGAN MODULASI TIGA ARAS Pada bab III penulis akan menjelaskan perancangan dari penguat kelas D tanpa tapis LC dengan menerapkan modulasi dengan tiga aras keluaran. Uraian perancangan penguat kelas D tanpa tapis LC meliputi perancangan tiap bagian yang meliputi perancangan loop filter ( ) pada bagian modulator dan perancangan pengkuantisasi yang terdiri dari rangkaian komparator dan D-FlipFlop (DFF), switching logic serta tingkat daya dengan MOSFET seperti yang dapat dilihat pada Gambar 3.1. Perancangan tiap-tiap bagian akan mengacu kepada spesifikasi yang antara lain adalah, 1. Berdaya keluaran maksimum 20 Watt pada beban 4 Ohm. 2. Mempunyai efisiensi > 85%. 3. Mempunyai THD < 0.5%. 4. S/N > 97 db. 5. Kepekaan penguat: 0.1 V/W pada beban 4 ohm. 6. Mempunyai tanggapan frekuensi yang rata pada frekuensi khz dengan toleransi ± 0.5 db. Gambar 3.1. Blok Diagram Penguat Kelas D Tanpa Tapis LC dengan Menggunakan Modulasi Tiga Aras Keluaran [14]. 26

2 Pada perancangan loop filter ( ), pertama akan dirancang terlebih dahulu fungsi alihragam derau (noise transfer function ). akan dirancang sebagai tapis lolos atas agar derau pada pita frekuensi audio ditekan. Orde dari tapis akan menentukan SNR dari keluaran penguat. Orde dari tapis akan ditentukan mengacu kepada persamaan (2.10) sehingga mendapatkan SNR sesuai spesifikasi yang diharapkan yaitu lebih besar dari 97dB. Setelah didapatkan, tapis dapat dicari menurut persamaan (2.7). Untuk mendapatkan fungsi tanggapan frekuensi dari dan akan digunakan bantuan perangkat lunak MATLAB. Dari yang didapat dapat pula dicari signal transfer function ( ), akan menentukan bentuk dari tanggapan frekuensi penguat secara keseluruhan. Diharapkan penguat mempunyai tanggapan frekuensi yang rata pada khz dengan toleransi 0.5 db. Tapis akan dirancang menggunakan persamaan (2.11) sesuai dengan tapis yang telah dirancang sebelumnya. Kemudian tapis ini akan direalisasikan ke dalam perangkat keras menggunakan rangkaian RC-Opamp. Selanjutnya bagian switching logic dan tingkat daya dengan MOSFET akan dirancang sesuai dengan peraturan pensaklaran seperti yang telah dijelaskan pada bab II dengan masukan adalah isyarat dan yang akan menghasilkan beda potensial yang dirasakan oleh penyuara sebagai isyarat. Penggunaan besarnya catu daya yang digunakan dan jenis MOSFET yang dipakai pada bagian penguat jembatan penuh dengan MOSFET akan mempengaruhi besarnya daya keluaran maksimum yang dapat dicapai oleh penguat dan efisiensi pada penguat yang dirancang. Penjelasan perancangan yang akan dijelaskan pada bab III ini akan dibagi menjadi dua tahapan. Yang pertama, pada subbab 3.1 akan dijelaskan mengenai perancangan loop filter pada penyandi dengan noise-shaping coding yang meliputi perancangan dengan menggunakan perangkat lunak MATLAB untuk mencari fungsi tanggapan frekuensi dan, kemudian akan dilanjutkan realisasi dari tapis ke dalam perangkat keras dengan RC-Opamp. Selanjutnya, pada subbab 3.2 akan dibahas perancangan bagian pengkuantisasi yang meliputi komparator dan DFF, switching logic dan pre-drive serta penguat jembatan penuh (full bridge) dengan MOSFET. 27

3 3.1. Perancangan Loop Filter pada Teknik Penyandian Noise-Shaping Coding Perancangan tapis dimulai dari tapis seperti yang telah dijelaskan pada subbab Pada perancangan tapis harus dirancang terlebih dahulu fungsi alihragam derau (noise transfer function ). akan menentukan bentuk spektral derau kuantisasi yang muncul pada keluaran penguat pada daerah stopband. Bentuk spektral derau kuantisasi secara keseluruhan akan mengikuti bentuk dari tanggapan [13]. Derau kuantisasi akan dibentuk dengan menekan derau pada pita frekuensi audio dan meloloskan frekuensi tinggi yang tidak direproduksi oleh penyuara dan didengar telinga. Oleh karena itu, akan dirancang sebagai tapis lolos tinggi dengan frekuensi penggal di atas frekuensi audio. Pada spesifikasi, SNR yang diharapkan dari penguat adalah 97dB. Dari persamaan 2.10 dapat dicari orde dari tapis NTF yang akan dirancang agar memenuhi spesifikasi yang diharapkan. Persamaan 2.10 ditulis lagi seperti di bawah ini,. Pada persamaan 2.10, merupakan jumlah bit. Keluaran dari pengkuantisasi akan menghasilkan tiga aras kuantisasi sehingga dan didapatkan nilai. Frekuensi pencuplikan yang akan dirancang adalah sebesar 1 MHz sehingga menghasilkan dan didapatkan nilai. Pada perhitungan untuk persamaan 2.10 diasumsikan tegangan keluaran pada penyuara adalah 1 V. Setelah didapatkan nilai untuk, dan, akan dicari nilai dari orde tapis yaitu yang sesuai sehingga dihasilkan SNR yang memenuhi spesifikasi. Orde tapis yang dipilih adalah. Untuk tapis orde 5 akan dihasilkan SNR sebesar 125,6 db. Nilai ini memenuhi spesifikasi yang telah ditentukan yaitu SNR > 97 db. Pada perancangan, NTF akan didesain sebagai tapis lolos tinggi orde 5 dengan frekuensi penggal 40 khz (> 20 khz). Tanggapan frekuensi dari tapis dipilih tanggapan Butterworth karena tanggapan Butterworth mudah untuk direalisasikan (dilihat dari bentuk fungsi pindahnya yang sederhana). 28

4 Untuk mendapatkan tanggapan frekuensi dari perangkat lunak MATLAB dengan souce code sebagai berikut, akan digunakan bantuan %Deklarasi orde dari tapis yang dirancang = 5 orde = 5; %Deklarasi frekuensi cutoff dari tapis yang dirancang wedge = 40E3 * 2 * pi; %Tanggapan frekuensi diperoleh dengan menggunakan fungsi butter pada MATLAB. %Argumen dari fungsi butter yaitu orde tapis, frekuensi cutoff tapis, jenis lolos tapis dan %jenis tapis apakah digital atau analog ( s menunjukkan tapis analog) [Nntf, Dntf] = butter(5, wedge, 'high','s'); %menampilkan transfer function untuk NTF fisplay('tf NTF'); tf(nntf, Dntf) %menampilkan gambar tanggapan frekuensi NTF figure; bode(nntf, Dntf); title('ntf'); %menghitung denumerator (D) dan numerator (N) untuk tapis W(s) D = Nntf; N = Dntf - Nntf; %menampilkan transfer function untuk W(s) display('tf W'); tf(n, D) %menampilkan letak kutub dan nol dari tapis W(s) figure; zplane(nntf, Dntf); %menampilkan gambar tanggapan frekuensi W^(-1)(s) figure; bode(d, N); title('w inverse'); Dari hasil yang didapatkan, tanggapan dari sebagai berikut, yang dirancang adalah...(3.1) Dari hasil simulasi MATLAB didapatkan gambar tanggapan frekuensi seperti dapat dilihat pada Gambar

5 Gambar 3.2. Gambar Tanggapan Frekuensi dari Hasil Simulasi MATLAB. Setelah didapatkan tanggapan dari, akan dicari tanggapan dari tapis. Dari persamaan 2.7 didapatkan hubungan dari dan sebagai berikut,. Dengan memasukkan tanggapan yang didapat ke dalam persamaan di atas akan didapatkan tanggapan frekuensi dari tapis sebagai berikut,...(3.2) Gambar 3.3 akan memperlihatkan letak kutub dan nol dari tapis. Syarat agar modulator/penyandi yang dibuat stabil adalah nol dari tapis harus ada di sebelah kiri sumbu imajiner [13]. Hal ini dikarenakan kestabilan dari modulator ditentukan oleh kutub dari yang harus selalu berada di sebelah kiri sumbu imajiner dan tapis yang didapatkan dari akan mempunyai nol yang merupakan kutub dari. 30

6 x x 10 5 Gambar 3.3. Hasil Simulasi MATLAB Letak Kutub dan Nol tapis. Tapis ini kemudian akan direalisasikan ke dalam rangkaian menggunakan state-variable filter. Pada perancangan, penulis menggunakan bentuk observer canonical [9] dengan modifikasi agar fungsi pindah dapat direalisasikan ke dalam untai analog. Berikut ini adalah blok diagram dari bentuk observer canonical dari tapis yang dirancang. Gambar 3.4. Blok Diagram dari Tapis Orde 5 yang Akan Dirancang dalam Bentuk Observer Canonical. Fungsi pindah dari blok diagram pada Gambar 3.4 adalah,...(3.3) 31

7 dan dapat dituliskan dalam bentuk persamaan state-variable sebagai berikut,...(3.4) berikut, Mengacu pada persamaan 2.11 akan didapatkan matriks, dan sebagai,,. merupakan koefisien untuk masing-masing integrator (1/s). Jika fungsi pindah pada persamaan 3.2 dibandingkan dengan fungsi pindah tapis pada persamaan 3.3, maka bisa didapatkan nilai untuk koefien dan sebagai berikut,,,,,,,,,,. Setelah didapatkan nilai-nilai koefisien tersebut, tapis ini akan direalisasikan ke dalam untai RC-Opamp mengacu pada blok diagram pada Gambar 3.4. Pada Gambar 3.5 diperlihatkan contoh hubungan dari bentuk observer canonical dengan rangkaian RC-Opamp. 32

8 Gambar 3.5. Hubungan Bentuk Observer Canonical dengan Rangkaian RC-Opamp. Berlaku hubungan. Dari hubungan blok pada Gambar 3.5 maka rangkaian RC-Opamp yang mempresentasikan tapis dapat dilihat pada Gambar nF pF k 1nF pF nF - R (Isyarat Audio) - 1k - -E -Y ( (OUT-) - (OUT) ) Gambar 3.6. Rangkaian dari Tapis yang Dirancang. Rangkaian tapis yang telah dirancang ini kemudian akan disimulasikan dengan menggunakan perangkat lunak Circuit Maker untuk dilihat tanggapan frekuensi dan nya. Rangkaian untuk melihat hasil simulasi dapat dilihat pada Gambar

9 1nF pF nF pF k nF V36-100m/100mV B - LF353-1k - Hz Gambar 3.7. Rangkaian untuk Mensimulasikan Tanggapan Frekuensi dan. Kursor A menunjukkan tanggapan frekuensi (s) sedangkan kursor B menunjukkan tanggapan frekuensi. A Hasil dari simulasi untuk dan dapat dilihat pada Gambar

10 A: c6_ db db db db db Hz Hz 10.00kHz 1.000MHz 100.0MHz Gambar 3.8. Hasil simulasi tanggapan dan dengan menggunakan perangkat lunak Circuit Maker (garis biru merupakan tanggapan dan garis merah merupakan tanggapan ). Dapat dilihat dari hasil simulasi rangkaian sesuai dengan yang diharapkan mempunyai tanggapan lolos tinggi Butterworth dengan frekuensi penggal ada di sekitar 40kHz. Sedangkan yang merupakan signal transfer function mempunyai penguatan yang rata pada rentang frekuensi audio yaitu (20Hz 20kHz). Setelah dirancang tapis kemudian akan dirancang tapis yang akan dihitung berdasarkan dari perancangan tapis. Tapis dalam bentuk state variabledapat dilihat pada persamaan Pada tapis akan ditambahkan satu buah keluaran yaitu isyarat yang memenuhi persamaan Dengan memasukkan nilai dari matriks, dan dari tapis yang telah dihitung sebelumnya akan didapatkan keluaran dari isyarat z adalah,,....(3.5) Tapis G(s) merupakan tapis yang ditambah dengan satu buah keluaran isyarat ( ) yang memenuhi persamaan (3.5). blok diagaram keseluruhan tapis dapat dilihat pada Gambar 3.9 dan realisasi rangkaian RC-Opamp tapis dapat dilihat pada Gambar Opamp yang digunakan untuk implementasi ini adalah LF353. LF353 mempunyai nilai GBW yang cukup besar yaitu 4 MHz. 35

11 Gambar 3.9. Diagram Kotak Tapis. 1nF pF k 1nF pF k 1nF - -E V36-100m/100mV - LF353 R (Isyarat Audio) Hz - Z -Y ( (OUT-) - (OUT) ) Gambar Rangkaian Keseluruhan dari Tapis. dengan Menggunakan RC Perancangan Bagian Pengkuantisasi Bagian pengkuantisasi akan mengkuantisasi isyarat keluaran dari tapis yaitu isyarat dan sesuai dengan syarat kuantisasi yang telah ditentukan seperti telah disebutkan dalam bab Penguat yang dibuat akan mempunyai tiga aras kuantisasi agar menghasilkan tiga aras keluaran seperti yang diharapkan. Pengkuantisasi yang dirancang akan mempunyai aras kuantisasi. Angka 1 disini 36

12 mempresentasikan tegangan catu daya positif yang digunakan yaitu Vdd, -1 sebagai tegangan catu daya negatif yang digunakan yaitu -Vdd dan 0 sebagai tegangan 0V. Bagian pengkuantisasi akan mengkuantisasi isyarat ke aras terdekat dengan aras kuantisasi yang ada bergantung pada isyarat. Sesuai dengan contoh yang diberikan pada bab Jika dijabarkan, maka hubungan antara isyarat, dan keluaran adalah sebagai berikut,. Tabel keluaran untuk bagian pengkuantisasi dapat dilihat pada Tabel 3.1. Tabel 3.1. Tabel Kondisi Masukan dan Keluaran Bagian Pengkuantisasi. Kondisi masukan Kondisi keluaran e> 0, z> 0 (y = 1) e< 0, z< 0 (y = -1) ez< 0 (y = 0) Bagian pengkuantisasi yang akan dirancang ini akan terdiri dari blok komparator dan DFF, blok switching logic dan pre-drive serta blok tingkat daya dengan MOSFET. Blok diagram bagian pengkuantisasi dapat dilihat pada Gambar Gambar Diagram Kotak Bagian Pengkuantisasi. 37

13 Bagian komparator dan DFF digunakan sebagai rangkaian hold dan sample untuk isyarat dan. Bagian switching logic dan pre-drive digunakan untuk mengatur kondisi tiap MOSFET pada bagian tingkat daya selain itu, juga untuk memberikan dead-time agar tidak terjadi kondisi shoot-through current pada MOSFET (hal ini akan dijelaskan lebih lanjut pada perancangan switching logic). Yang terakhir adalah bagian tingkat daya dengan MOSFET yang digunakan untuk menguatkan daya dari isyarat hasil modulasi agar isyarat keluaran dapat mengemudikan penyuara. Bagian tingkat daya akan diwujudkan dengan topologi H-bridge Perancangan Komparator dan DFF Rangkaian bagian komparator dan DFF yang dirancang dapat dilihat pada Gambar e - LM319 CD4013 D CP Q _ Q e ' - z - LM319 CD4013 D CP Q _ Q z ' -5/ 400kHz CLOCK Gambar Rangkaian Komparator dan DFF yang Dirancang. Bagian komparator akan melakukan proses komparasi untuk isyarat e dan z terhadap tegangan referensi 0 sehingga didapatkan keluaran dari komparator bernilai 0 atau 1. Kemudian DFF akan digunakan untuk melakukan sample dan hold dari isyarat keluaran e dan z yang telah dikomparator. Pada perancangan, bagian komparator akan diwujudkan dengan komponen LM319 yang merupakan IC komparator. Alasan dari pemilihan komponen ini adalah LM319 mempunyai slew-rate yang tinggi yaitu 187,5 V/us. Dan untuk DFF akan digunakan IC DFF yaitu

14 Isyarat pulsa kotak sebagai isyarat clock untuk DFF akan direalisasikan dengan menggunakan komponen XR2206. Isyarat pulsa kotak akan dibuat dengan frekuensi sebesar 400kHz (memenuhi syarat frekuensi sampling yang digunakan yaitu minimal 20 kali dari frekuensi isyarat audio yaitu 20kHz). Digunakan komponen XR2206 karena XR2206 merupakan IC monolithic function generator yang dapat menghasilkan gelombang sinus, kotak dan segitiga yang mempunyai kestabilan serta akurasi yang tinggi. Gambar 3.14 menunjukkan rangkaian dari XR2206 yang akan dibuat. Gambar 3.13.Rangkaian Penghasil Gelombang Kotak dengan Menggunakan Komponen XR2206. berikut [17], Frekuensi dari rangkaian Gambar 3.13 dapat dicari dengan persamaan sebagai Agar didapatkan dan., maka akan dipilih nilai untuk komponen Perancangan Switching Logic dan Pre-Drive 39

15 Bagian switching logic digunakan untuk mengatur kondisi MOSFET pada bagian tingkat daya. Bagian MOSFET pada bagian tingkat daya akan diwujudkan dalam topologi H-bridge yang akan dibahas pada bab 3.3. Pada Tabel 1.1 pada bab dapat dilihat kondisi tiap MOSFET beserta keluarannya. Jika digabungkan dengan Tabel I akan didapatkan kondisi-kondisi untuk tiap nilai dan beserta kondisi tiap MOSFET beserta keluarannya. Hal ini dapat dilihat pada Tabel 3.2 di bawah ini dengan MOSFET M1 ~ M4 mengacu pada Gambar Tabel 3.2. Kondisi Isyarat, dan Kondisi Tiap MOSFET Beserta Keluarannya. Kondisi isyarat Kondisi Kondisi tiap MOSFET e dan z keluaran M1 M2 M3 M4 e> 0, z> 0 y = 1 On Off Off On e< 0, z< 0 y = -1 Off On On Off ez< 0 y = 0 Off On Off On Switching Logic Rangkaian switching logic dirancang untuk mengatur kondisi M1~M4 agar sesuai dengan isyarat dan sesuai dengan Tabel III selain itu juga untuk menyediakan dead-time bagi MOSFET pada bagian tingkat daya. Pada konfigurasi H- seperti Gambar 3.14, ketika M1 on, maka M2 akan off demikian juga sebaliknya. Saat peralihan dari on ke off, M1 dan M2 ada pada kondisi on pada saat yang sama pada durasi waktu yang sangat singkat.hal ini akan membuat jalur dari Vdd menuju -Vdd dengan resistansi yang sangat kecil karena MOSFET mempunyai resistansi yang sangat kecil antara drain dan source-nya ketika MOSFET on. Sebagai akibatnya mengalir arus yang besar (shoot-through current) melewati M1 dan M2. Hal ini akan menyebabkan MOSFET menjadi panas sehingga ada daya yang terbuang atau bahkan MOSFET dapat menjadi rusak. 40

16 Gambar Bentuk Gelombang pada MOSFET M1 dan M2. Untuk mencegah terjadinya kondisi shoot-through ini gate-driver harus dapat memaksa M1 benar-benar off sebelum M2 on demikian sebaliknya. Interval waktu dimana kedua MOSFET dalam kondisi off dinamakan dead time. Bentuk gelombangnya dapat dilihat pada Gambar Gambar Dead-time (biru muda) pada Bagian Keluaran MOSFET. Rangkaian switching logic dibuat berdasarkan referensi [14]. Rangkaian dapat dilihat pada Gambar Gambar Rangkaian Switching Logic [14]. 41

17 Pada Gambar 3.16, dua buah gerbang logika NOT (dalam kotak warna merah) bertujuan untuk memberikan dead-time. Gerbang logika NOT pada rangkaian switching logic yang digunakan untuk menghasilkan dead-time adalah CD4069 yang mempunyai waktu transisi keluaran baik dari logika high ke low ataupun low ke high sebesar 35ns. Sehingga akan dicapai dead-time sekitar 35ns. Ada empat kondisi dari dan yang mengendalikan keluaran dari rangkaian switching logic seperti yang dapat dilihat pada Tabel 3.3. Tabel 3.3. Tabel Logika Keluaran Switching Logic. Kondisi masukan Kondisi keluaran 1N 1P 2N 2P e = 1, z = 0 atau e = 0, z = 1 e = 0, z = e = 1, z = P akan dihubungkan kepada gate dari M1, 1N dihubungkan ke M2, 2N dihubungkan ke M4, 2P dihubungkan ke M Rangkaian Pre-Drive Keempat buah keluaran dari switching logic akan mengendalikan kondisi tiaptiap MOSFET pada bagian keluaran sesuai dengan hubungan 1N, 1P, 2N dan 2P seperti pada Gambar Gambar MOSFET yang Dikonfigurasikan Jembatan Penuh. 42

18 Ketika MOSFET dioperasikan dalam kondisi switching dibutuhkan arus yang cukup besar untuk mengisi kapasitansi dari gate MOSFET dalam waktu yang singkat. Oleh karenanya, masih dibutuhkan rangkaian pre-drive sebelum dihubungkan ke MOSFET karena arus keluaran dari IC logika CMOS pada bagian switching logic yang relatif kecil (0.5 ~ 4 ma) yang menyebabkan keluaran dari IC logika tidak dapat dihubungkan secara langsung ke MOSFET. Oleh karena itu, dibutuhkan untai buffer yang mampu menyuplai arus yang cukup besar kepada gate MOSFET. Rangkaian pre-drive yang dirancang menggunakan rangkaian totem pole dengan transistor seperti dapat dilihat pada Gambar N3904 in out 2N3906 Gambar Rangkaian Totem Pole dengan Transistor Sebagai Rangkaian Pre Drive. - Pemilihan komponen transistor yang dipakai ini erat kaitannya dengan perancangan MOSFET pada bagian tingkat daya. MOSFET mempunyai kapasitansi pada bagian gerbangnya yang harus terisi hingga tegangan melebihi nilai threshold ( ) agar MOSFET menjadi saturasi. Ketika MOSFET dipakai untuk aplikasi pensaklaran frekuensi tinggi, untuk menjalankan MOSFET dibutuhkan arus yang besar untuk mengisi kapasitansi MOSFET sesuai dengan total muatan yang diperlukan untuk mencapai kondisi saturasi dalam waktu yang singkat. Hubungan antara arus gerbang yang dibutuhkan ( ), total muatan gerbang ( ) dan waktu transisi ( ) dapat dilihat pada persamaan di bawah ini [14],. 43

19 Frekuensi pensaklaran yang dipilih adalah sebesar 1 MHz atau mempunyai periode 1 s. Diinginkan perubahan dari kondisi off menuju on dari MOSFET maksimal sebesar 0.2 s, demikian pula sebaliknya. Dari perancangan bagian tingkat daya diputuskan untuk menggunakan MOSFET tipe IRF540 dan IRF9530 dengan pertimbangan mempunyai nilai yang cukup kecil (0.055 Ohm dan 0.3 Ohm) dan mempunyai total muatan gerbang yang cukup kecil pula (30 nc dan 25 nc). Untuk perhitungan dipakai yang paling besar yaitu 30 nc dan yang diinginkan maksimum adalah 0.2 s, maka nilai harus memenuhi, dan menghasilkan,. Pada rangkaian ini dipilih pasangan transistor NPN-PNP 2N3904 dan 2N3906. Karena kedua transistor ini mempunyai arus maksimum yang dapat dilewatkan sebesar 200 ma dan nilai ini memenuhi nilai hasil perhitungan. Untuk setiap keluaran dari switching logic 1N, 1P, 2N, 2P harus diberi untai predrive dengan transistor ini sebelum masuk ke gerbang dari MOSFET pada bagian tingkat daya Perancangan Bagian Tingkat Daya dengan MOSFET Bagian tingkat daya dirancang menggunakan penguat jembatan penuh (full bridge) dengan MOSFET seperti dapat dilihat pada Gambar 2.19.b agar dapat menghasilkan tiga aras keluaran. Pada subbab ini akan dijelaskan perancangan bagian tingkat daya dengan full bridge MOSFET agar bagian keluaran memenuhi spesifikasi pada bagian perancangan yang meliputi besarnya daya keluaran maksimum yang dihasilkan sebesar 20Watt dan efisiensi yang diharapkan dari penguat > 85%. Pada spesifikasi besarnya daya keluaran maksimum yang diinginkan dari perancangan penguat kelas D tanpa tapis LC adalah sebesar 20Watt pada beban 4 Ohm. Pada perancangan akan digunakan dua buah catu daya sebagai catu daya tegangan positif dan negatif (Vdd dan -Vdd). Tegangan positif maksimum yang dapat melewati beban yaitu penyuara adalah 2Vdd dan tegangan negatif maksimum yang dapat melewati beban adalah -2Vdd. Untuk menghitung besarnya Vdd yang digunakan digunakan rumus daya yaitu 44

20 . Dari persamaan di atas akan dihasilkan tegangan maksimum Vp yang diperlukan sebesar 8.94 Volt.. hasil perhitungan tersebut adalah tegangan catu daya minimum yang digunakan untuk menghasilkan daya maksimum pada keluaran sebesar 20Watt. Pada perancangan akan digunakan sebesar. Sehingga catu daya positif dan negatif yang digunakan dalam penguat audio yang dibuat adalah dan -. Efisiensi dari penguat yang diharapkan adalah lebih besar dari 85%. Efisiensi dari penguat dipengaruhi oleh komponen MOSFET yang dipakai. Efsiensi merupakan perbandingan antara daya yang masuk ke dalam penyuara dibandingkan dengan daya keluaran yang disuply oleh catu daya kepada rangkaian secara keseluruhan. Pada rangkaian penguat kelas D ini efisiensi hanya akan dilihat pada bagian keluaran karena rangkaian lainnya adalah rangkaian tapis dengan opamp dan rangkaian logika yang menarik arus dari catu daya lebih sedikit (skala miliampere) jika dibandingkan dengan arus dari catu daya yang ditarik oleh bagian keluaran (skala Ampere). Disipasi daya pada MOSFET akan mengurangi efisiensi dari penguat audio kelas D yang dibuat. Disipasi daya yang terjadi pada MOSFET akan bergantung pada parameter. Dimana ini merupakan besarnya hambatan (Ohm) pada drain-source MOSFET ketika MOSFET berada dalam kondisi saturasi (sedang bekerja pada daerah triode). Gambar Kondisi MOSFET ketika Keluarannya adalah 1. 45

21 Gambar 3.19 memperlihatkan salah satu contoh kondisi keluaran dari full bridge MOSFET. Jika efisiensi pada penguat kelas D ditinjau dari keluaran H-bridge saja maka efisiensi pada penyuara adalah sebesar,. yang dipakai sebagai beban adalah penyuara 4 Ohm. Pada perancangan, digunakan dua pasangan MOSFET tipe P dan tipe N yaitu IRF540 dan IRF9530. Alasan dari pemilihan komponen ini adalah MOSFET tipe ini mempunyai yang kecil yaitu untuk IRF540 adalah Ohm dan untuk IRF9540 adalah 0.3 Ohm. Dari penggunaan komponen tersebut, effisiensi hasil perhitungan adalah sebesar 91.95%. Namun, pada kondisi sebenarnya effisiensi penguat tidak dapat lebih besar dari effisiensi hasil perhitungan, karena masih ada faktor seperti disipasi daya yang muncul pada proses switching yang terjadi pada gate MOSFET serta disipasi daya pada komponen-komponen lainnya yang dipakai Gambaran Perancangan Penguat Kelas D Keseluruhan Diagram kotak perancangan penguat dapat dilihat pada Gambar Gambar Diagram Kotak Perancangan Penguat Kelas D Keseluruhan. 46

22 Pada perancangan, isyarat keluaran sebelum diumpan balik akan dilemahkan sebesar 0,1 kali. Hal ini bertujuan agar isyarat masukan dari tapis W yaitu isyarat masukan dikurangi isyarat keluaran tidak terpotong pada batas catu-daya (clipping). 47