Review Digital Logic. Eri Prasetyo.

Transkripsi

1 Review Digital Logic Eri Prasetyo

2 Definisi Gerbang logika Rangkaian logika menghasilkan sebuah nilai luaran Vout dengan fungsi boolean masukan V, V2,, VN Vdd V V2 V3 Vi VN.... Rangkaian logika Vout Vout = "" terhubung ke Vdd Gnd Vout = "" terhubung ke Gnd

3 Definisi Gerbang Logika Rangkaian logika menghasilkan sebuah nilai luaran Vout dengan fungsi boolean masukan V, V2,, VN Vdd Vdd V V2 V V2 V3 Vi VN.... Rangkaian logika VN Pmos Vout Vout V V2 VN Gnd.... Nmos Gnd

4 Contoh : NOR. Jaringan NMOS driven dan jaringan PMOS me-blok 2. Jaringan NMOS me-blok dan jaringan PMOS driven

5 Contoh dasar : NOR Fungsi : 3. Va = dan/atau Vb = satu dari 2 transistors NMOS driven Vout = 6. Va = dan Vb = 2 transistors PMOS driven Vout =

6 Layout NOR

7 Contoh Lain : NND Fungsi : 3. Va = dan Vb = 2 transistors NMOS driven Vout = 6. Va = dan/atau Vb = salah satu transistors PMOS conduit Vout =

8 Layout NND

9 Contoh Desain gate??

10 metodologi gerbang logika fungsi logika F=+ jar. P Jar. N

11 metodologi Jar. P skematik Jar. N

12 Gerbang Kompleks Examples : F =..C.D? F = (+). (C+D)

13 Desain gerbang logika kompleks jaringan P menggambarkan luaran jaringan N mempunyai luaran Jaringan N et P komplementer satu dari dua jaringan driven

14 Rangkaian Logika Pertama ekspresi logika, kita bangun dari jaringan transistor tipe N Exemple : NMOS melewatkan arus jika luarannya = S = (.) + (C.(D+E)) S = (.) + (C.(D+E)) agaimana merealisasikan lebih lanjut?

15 Fungsi NMOS 2 kemungkinan : logika OR dan logika nd Logika OR : S = jika = atau = NMOS kondisi paralel Logika nd : S = jika = = NMOS kondisi seri

16 Desain jaringan NMOS OR : Transistors paralel nd : Transistors seri S S = (.) + (C. (D+E) ) C D E V

17 Desain jaringan PMOS Or : Transistors seri nd : Transistors paralel Vdd S = (.) + (C. (D+E) ) D C E S

18 Desain jaringan PMOS Metode 2 : menggunakan metode komplemen PMOS melewatkan jika input = input = ingat :. = + dan + =. S = (.) + (C.(D+E)) S = (.). (C.(D+E)) S = (+). (C+(D.E)) S = (+). (C+(D+E))

19 Desain Jaringan PMOS Vdd S = (.) + (C.(D+E)) S = (+). ( C + (D.E) ) D C E S

20 Desain jaringan PMOS Metode 3 : trace graph pada jaringan NMOS Definisikan graph pd jaringan N : Puncak dari graph adalah Sebuah potensial jaringan S C P2 P D E V

21 Desain jaringan PMOS definisi graph di jaringan N : S Puncak graph adalah Sebuah potensial jaringan arc dari graph adalah rangkaian transistor N C P2 P D E V

22 Desain jaringan PMOS hasil : 4 puncak dan 5 arcs Graphe pada jaringan N : S P2 P S C P2 P D E V V

23 Gerbang yang lebih besar Multiplexers N - Y =.S +.S MUX 2- S IZZ U Y S Y erapa banyak transistor yang diperlukan untuk merealisasikan MUX 2 -?

24 S Multiplexer 2 - U Z IZ MUX 2- Y solusi ;-) a belum mengerti? b ini bukan untuk saya! c berfikir Definisikan satu gerbang kompleks! gerbang compleks = dirancang dari komplemen OR, ND Diperlukan pengulangan lagi

25 S Multiplexer 2 - ZZ I U resume MUX 2- Solusi akhir ;-) Y = ( + S). ( + S) 3 input inverter, et S 4 fungsi input anyaknya transistor =,, S et S 3 * * 4 = 4 Y

26 S Multiplexer 2 - solusi akhir ;-) Terlalu kompleks? tidak?? MUX 2- Y

27 S Multiplexer 2 - MUX 2- Solusi lebih sederhana? Y =.S +.S memerlukan 8 transistors Kita tambahkan inverter dengan dua transistor total transistors. IZZ U Tetapi apakah tidak dapat lebih ringkas lagi? Y

28 S Multiplexeur 2 - MUX 2- Y Solusi lain? Lihat fungsi logik dari MUX : Fungsi dari S Y =.S + S S, kita dapatkan atau pada luaran Y S mengendalikan 2 saklar masukan pada keluaran transistors MOS tak dapat didefinisikan pada saklar?

29 Sebuah saklar bernama TG Gerbang transmisi (TG) sebuah saklar digunakan untuk lewat atau blok sebuah signal dalam circuit Dibentuk dari 2 transistors MOS komplementer disusun paralel Dikendalikan oleh komplementer S dan S signal

30 Fungsi dari TG S = dan S = Vdd S = Vdd dan S =

31 Layout dari TG

32 S Multiplexeur 2 - review MUX 2- Y classique desain multiplexer memerlukan 4 Transistors MOS : 6 transistors untuk input inverter 8 transistors untuk logic circuit S : methode Methode TG : memerlukan 6 6 Transistors transistors 2 saklar untuk TG sama dengan Y 4 transistors 2 transistors signal kendali S inverter Optimum permukaan circuit

33 S Multiplexeur 2 - MUX 2- Final : S= TG TG pass TG2 block Y TG2 S S Y= S= TG block TG2 pass Y= Y

34 S Multiplexeur 2 - Version Layout : TG Y TG2 S S MUX 2- Y

35 S-Sm Multiplexeur N - Kita dapat membuat MUX N- MUX lebih kompleks : Example MUX 4- : 2 signal seleksi : S, S2 2 inverter signal seleksi 8 gerbang transmisi Y

36 dan jika kita bicara XOR? XOR : XOR Y Y= =.+. IZZ U erapa XOR? transistors Y yang dibutuhkan

37 XOR XOR Kita lihat persamaan akhir Y= =.+. Y=.+. Y = ( + ). ( + ) Y=... ZZ UI erapa transistor? jawab : 4 * * 2 = 2 Y

38 XOR (version TG) XOR Y pakah bisa lebih optimum Y = Y= TG input dan Y diatur oleh pada PMOS dan pada NMOS = 4 transistors

39 XOR (version TG) XOR Y = Y= TG input & Y diatur oleh pada NMOS dan pada PMOS 2 cas dissociables 2 * = 6 transistors Y

40 XOR (version TG) final : 8 transistors XOR Y

41 Optimasi kedua Y = XOR Y Y= = 4 transistors

42 XOR (version TG) Y = XOR adalah inverter! XOR Y= =4 transistors Y

43 XOR (version TG) final : 6 transistors XOR Y

44 Logic Sequential Umum X Y Rangkaian logic kombinatorik Z y memori output ditentukan dari input dan et output sebelumnya

45 Logic sequential umum Circuit logic kombinatorik istable sekuensial Monostable stable

46 sistems bistables sistem bistable mempunyai 2 kondisi stables Contoh dalam digital : (Latch, Flip Flop), register, elemen memori. Kita lihat sistem bistable terdiri dari 2 inverter

47 Vi Vi2=Vo Contoh sistem bistable VO VOH Vth Vo2 VO 2 VOL Vi2 VOH Vi2 Vo2=Vi VIH Vth Vth VOL VIL VIH VIL VIH VIL Vi VOL VOH Vo2

48 Vi Vi2=Vo Contoh sistem bistable VO VOH Stable Vth VOL Vi2 δ Stable VIH VIL Vi2=Vo Vi2=Vo Vo2 2 C Vo2=Vi Vo2=Vi C δ Vo2=Vi

49 Contoh sistem bistable Dalam technologi CMOS +Vdd Vi Vo2 VO VO 2 Vi2 Vi Vi2 Vo2

50 Contoh sistem bistable Dalam technologi CMOS

51 RS flip-flop Kita modifikasi dari rangkaian sebelumnya +Vdd S R

52 RS flip-flop prinsip : 2 input : S dan R +Vdd 2 output : dan S RS flip-flop dalam kondisi Set jika = dan = R RS flip-flop dalam kondisi Reset jika = dan =

53 RS flip-flop Principe de fonctionnement : +Vdd S I U ZZ S R R 2 Nmos paralel 2Pmos seri

54 RS flip-flop Prinsip dasar : S R S =, R = : input kontrol S dan R input langsung yang dipengaruhi aksi langsung dari dan Output gerbang NOR sama inverter dari output kedua (hold) dari kondisi sebelumnya untuk output et dengan

55 RS flip-flop Prinsip dasar : S R S =, R = : output diforce dan output diforce Flip-flop di «set» sama dengan kondisi sebelumnya

56 RS Flip-flop Prinsip dasar : S R S =, R = : output di force ke dan di fore ke Flip-flop kondisi «reset» output

57 RS flip-flop S R S =, R = : output di force ke dan output diforce ke Tidak diperbolehkan

58 RS flip-flop resume :

59 RS flip-flop Dilihat dari transistor : +Vdd M6 M M2 R n n M7 M8 M5 S S M3 M4 R transistors M,M4, M2 block M3 pass M,M3,M4 block M2 pass M,M2 pass M3, M4 block M,M2 block M3, M4 pass M,M4 pass M2, M3 block

60 Sejarah memori Calculus - baques - ouliers Memori kuno

61 Sejarah memori 95 : Mémoires à tores

62 sejarah

63 Un peu d histoire 956 : HD pertama (RMC dari IM) 5 disk Diameter 6 cm 5 Mb.

64 Elemen memori Evolusi pasar Source : 999 Technology roadmap for Semiconductors

65 Elemen memori Classificasi memori memori R atau ROM ROM EEPROM PROM EPROM Memori R/W atau RM SRM DRM

66