Solusi Ujian Akhir Semester EL2005 Elektronika Senin, 12 Mei

Transkripsi

1 Solusi Ujian khir Semester EL2005 Elektronika Senin, 12 Mei ioda Sebuah dioda zener digunakan sebagai Shunt Regulator dengan resistansi R=470. ioda zener dapat dinyatakan dengan rangkaian ekivalen dengan sumber tegangan V Z0 =5,8V dan resistansi r Z =25 ioda zener juga mempunyai disipasi maksimum sebesar 100mW. a) pabila regulator tidak dihubungkan dengan beban (I L =0), berapakah besar tegangan sumber tak terregulasi V UR yang terendah yang masih memberikan tegangan output terregulasi? erapakah tegangan outputnya V R? b) Masih tanpa beban, berapakah besar tegangan sumber tak terregulasi V UR yang tertinggi yang masih aman untuk dioda? erapakah tegangan outputnya terregulasinya V R? c) ila regulator dihubungkan dengan beban yang menarik arus I L 5m dan tegangan sumber tak terregulasi V UR =12V, berapakah tegangan output terregulasinya. V UR R 470 I L Z V Z =V R Rangkaian ekivalen regulator adalah sbb.: V UR R 470 I L V Z0 V Z =V R a) atas tegangan minimum agar tegangan output terregulasi adalah saat I Z =0 sehingga tegangan terregulasi dan tegangan zener dapat dihitung rus I R pada resistor R r Z 25 dan tegangan sumber tak terregulasinya V UR : b) atas tegangan maksimum adalah daya disipasi dioda mencapai nilai maksimumnya dan Tegangan terregulasi V R tertinggi (tidak mungkin karena negatif) rus I R pada resistor R:

2 Tegangan sumber takterregulasi V UR : c) rus I R pada resistor R: dan sehingga Tegangan pada zener atau tegangan output terregulasi V R : 2. MOSFET Semua transistor pada gambar di bawah ini mempunyai V t = 1 V, λ = 0, γ = 0, µ n C ox = 50 µ/v2, L = 1µm, W = 10µm. Carilah V 2 dan I 2. agaimana perubahan harga-harga ini jika Q 3 dan Q 4 mempunyai W = 100 µm? +5V +5V Q 4 Q 2 I 2 V 2 Q 3 Q 1 Q 1 dalam keadaan saturasi karena sumsikan Q 2 dalam keadaan saturasi,, maka Karena Q 3 dan Q 4 mempunyai arus drain yang sama, maka, dengan asumsi Q 3 dan Q 4 dalam keadaan jenuh. Tegangan maka diperoleh Jika Q 3 dan Q 4 mempunyai W = 100,

3 atau 3. JT JT beroperasi pada I C = 1 m. Tentukan dan jika = 2 pf dan = 10 pada 50 Mhz. Petunjuk : Transkonduktansi transistor Penguatan arus dari petunjuk sehingga frekuensi transisi diperoleh ari frekuensi transisi dapat diperoleh 4. Penguat aya +V CC i N v I V /2 i N v O i P V /2 i P R L i L -V CC iketahui rangkaian penguat daya kelas seperti pada gambar, dengan nilai arus tanpa sinyal (queiscent current) I Q, tegangan bias total, dengan hubungan:, dan, dan, di mana = Transistor mempunyai penguatan arus =50. Resistansi beban =100. Jika (dan ) berbentuk fungsi sinus, selama setengan siklus positif berlaku hubungan arus. Pada kondisi ini, a) alam keadaan tidak ada sinyal, jika = 2 m, hitung nilai yang dibutuhkan. b) Jika (dan ) berbentuk fungsi sinus, selama setengan siklus positif berlaku hubungan arus. Turunkan hubungan antara,, dan. c) Pada kondisi (b) uktikan hubungan / persamaan kuadrat: d) Pada kondisi (b), jika nilai maksimum = 12 V, hitung nilai arus beban. e) Hitung harga arus pada keadaan (d) menggunakan hubungan (c). f) ari hasil (e): Hitung nilai serta arus basis pada kondisi (d) tersebut a) alam keadaan tidak ada sinyal, jika = 2 m, maka yang dibutuhkan.

4 b) Hubungan antara,, dan selama setengan siklus positif: c) ari, dapat diturunkan ari. Substitusi ke persamaan sebelumnya memberikan d) Saat nilai maksimum = 12 V, nilai arus beban. e) rus beban dapat diperoleh dari sehingga diperoleh =-0,32m (tidak mungkin karena negatif) dan =12,32m. f) ari hubungan arus tegangan transistor NPN iketahui juga sehingga rus basis transistor NPN: 5. Rangkaian Logika CMOS Susunlah rangkaian untuk gerbang logika CMOS dengan fungsi. Teknologi yang digunakan menggunakan ukuran geometri minimum 0,25 m dengan perbandingan mobilitas elektron n dan holenya p adalah 2:1. Perbandingan ukuran transistor NMOS dan PMOS dipilih untuk memberikan fungsi karakteristik transfer yang simetris dengan panjang kanal minimum. Tentukan dimensi untuk semua transistor yang digunakan. Fungsi gerbang logika sudah membentuk aoutput active-low untuk rangkaian Pull own sehingga rangkaian pulldown diperoleh:

5 C M 3 M 4 M 1 M 2 Rangkaian Pull-Up diperoleh dengan merangkai rangkaian komplemendari rangkaian Pull-own sbb.: M 1p C M 3p M 2p M 4p Rangkaian lengkap M 1p C M 3p M 2p M 4p C M 3n M 4n M 1n M 2n Mobilitas elektron n 2 kali lipat mobilitas hole p sehingga untuk prototip inverter lebar transistor PMOS W p dua kali lebar transistor NMOS W n. Ukuran geometri transistor NMOS sbb.: Untuk transistor M 1n hanya ada satu transistor terhubung ke output, maka M 1n L=0,25 m dan W=0,25 m

6 Untuk transistor M 2n, M 3n, M 4n ada 2 NMOS seri, maka M 2n L=0,25 m dan W=0,25x2=0,50 m M 3n L=0,25 m dan W=0,25x2=0,50 m M 4n L=0,25 m dan W=0,25x2=0,50 m Ukuran geometri transistor PMOS sbb.: Untuk transistor M 1p, M 3p, M 4p ada 3 PMOS seri, maka M 1p L=0,25 m dan W=0,25x2x3=1,50 m M 3p L=0,25 m dan W=0,25x2x3=1,50 m M 4p L=0,25 m dan W=0,25x2x3=1,50 m Untuk transistor M 2p setara dengan seri M 3p dan M 4p, maka M 2p L=0,25 m dan W=1,50/2=0,75 m