Review Digital Logic. Eri Prasetyo Gunadarma University.

Transkripsi

1 Review Digital Logic Eri Prasetyo Gunadarma University

2 Definisi Gerbang logika Rangkaian logika menghasilkan sebuah nilai luaran V out dengan fungsi boolean masukan V 1, V 2,, V N V dd V 1 V 2 V 3 V i.. Rangkaian logika V out V N V out = "1" terhubung ke V dd Gnd V out = "0" terhubung ke Gnd

3 Definisi Gerbang Logika Rangkaian logika menghasilkan sebuah nilai luaran V out dengan fungsi boolean masukan V 1, V 2,, V N V dd V dd V 1 V 2 V 3 V i V N.. Rangkaian logika V out V 1 V 2 V N V 1 V 2.. Pmos Nmos V out V N Gnd Gnd

4 Contoh : NOR 1. Jaringan NMOS driven dan jaringan PMOS me-blok 2. Jaringan NMOS me-blok dan jaringan PMOS driven

5 Contoh dasar : NOR Fungsi : 1. Va = 1 dan/atau Vb = 1 satu dari 2 transistors NMOS driven Vout = 0 1. Va = 0 dan Vb = 0 2 transistors PMOS driven Vout = 1

6 Layout NOR

7 Contoh Lain : NND Fungsi : 1. Va = 1 dan Vb = 1 2 transistors NMOS driven Vout = 0 1. Va = 0 dan/atau Vb = 0 salah satu transistors PMOS conduit Vout = 1

8 Layout NND

9 Contoh Desain gate??

10 metodologi gerbang logika fungsi logika F = + jar. P Jar. N

11 metodologi Jar. P skematik Jar. N

12 Méthodologie Schéma symbolique Schéma électrique

13 Méthodologie Schéma symbolique Masque

14 Gerbang Kompleks Examples : F =..C.D? F = (+). (C+D)

15 Desain gerbang logika kompleks jaringan P menggambarkan luaran 1 jaringan N mempunyai luaran 0 Jaringan N et P komplementer satu dari dua jaringan driven

16 Rangkaian Logika Pertama ekspresi logika, kita bangun dari jaringan transistor tipe N Exemple : NMOS melewatkan arus jika luarannya = 1 S = (.) + (C.(D+E)) S = (.) + (C.(D+E)) agaimana merealisasikan lebih lanjut?

17 Fungsi NMOS 2 kemungkinan : logika OR dan logika nd Logika OR : S = 0 jika = 1 atau = 1 NMOS kondisi paralel Logika nd : S = 0 jika = = 1 NMOS kondisi seri

18 Desain jaringan NMOS OR : Transistors paralel nd : Transistors seri S S = (.) + (C. (D+E) ) C D E 0V

19 Disain Jaringan PMOS 3 metode disain : 1 - Croiser les règles du réseau NMOS 2 Exprimer la fonction logique avec les entrées complémentées et utiliser les mêmes règles que pour le réseau NMOS 3 - Construire le graphe dual du réseau NMOS

20 Conception du réseau PMOS Méthode 1 : On croise les règles Réseau N OU : Transistors en parallèle ET : Transistors en série Réseau P OU : Transistors en série ET : Transistors en parallèle

21 Desain jaringan PMOS Or : Transistors seri nd : Transistors paralel Vdd S = (.) + (C. (D+E) ) C D E S

22 Desain jaringan PMOS Metode 2 : menggunakan metode komplemen PMOS melewatkan jika input = 0 input = 1 ingat :. = + dan + =. S = (.) + (C.(D+E)) S = (.). (C.(D+E)) S = (+). (C+(D.E)) S = (+). (C+(D+E))

23 Desain Jaringan PMOS S = (.) + (C.(D+E)) S = (+). ( C + (D.E) ) Vdd C D E S

24 Desain jaringan PMOS Metode 3 : trace graph pada jaringan NMOS Definisikan graph pd jaringan N : S Puncak dari graph adalah Sebuah potensial jaringan P1 C P2 D E 0V

25 Desain jaringan PMOS definisi graph di jaringan N : S Puncak graph adalah Sebuah potensial jaringan P1 C P2 arc dari graph adalah rangkaian transistor N D E 0V

26 Desain jaringan PMOS hasil : 4 puncak dan 5 arcs Graphe pada jaringan N : S S C P1 P2 P1 P2 D E 0V 0V

27 Gerbang yang lebih besar S Y MUX 2-1 Y =.S +.S Multiplexers N Y S erapa banyak transistor yang diperlukan untuk merealisasikan MUX 2-1? QUIZZ

28 S Multiplexer 2-1 MUX 2-1 Y QUIZZ solusi ;-) a belum mengerti? b ini bukan untuk saya! c berfikir Definisikan satu gerbang kompleks! gerbang compleks = dirancang dari komplemen OR, ND Diperlukan pengulangan lagi

29 S Multiplexer 2-1 MUX 2-1 Y QUIZZ Solusi akhir ;-) Y = ( + S). ( + S) resume 3 input inverter, et S 4 fungsi input,, S et S anyaknya transistor = 3 * * 4 = 14

30 S Multiplexer 2-1 MUX 2-1 Y solusi akhir ;-) Terlalu kompleks? tidak??

31 S Multiplexer 2-1 MUX 2-1 Y Solusi lebih sederhana? Y =.S +.S memerlukan 8 transistors Kita tambahkan inverter dengan dua transistor total 10 transistors. QUIZZ Tetapi apakah tidak dapat lebih ringkas lagi?

32 S Multiplexeur 2-1 MUX 2-1 Y Solusi lain? Lihat fungsi logik dari MUX : Y =.S + S Fungsi dari S, kita dapatkan atau pada luaran S Y S mengendalikan 2 saklar masukan pada keluaran transistors MOS tak dapat didefinisikan pada saklar?

33 Sebuah saklar bernama TG Gerbang transmisi (TG) sebuah saklar digunakan untuk lewat atau blok sebuah signal dalam circuit Dibentuk dari 2 transistors MOS komplementer disusun paralel Dikendalikan oleh signal komplementer S dan S

34 Fungsi dari TG S = 0 dan S = V dd S = V dd dan S = 0

35 Layout dari TG

36 S Multiplexeur 2-1 MUX 2-1 Y review : methode classique desain multiplexer memerlukan 14 Transistors MOS : 6 transistors untuk input inverter 8 transistors untuk logic circuit S Y Methode TG : memerlukan 6 Transistors transistors 2 saklar untuk TG sama dengan 4 transistors 2 transistors signal kendali S inverter Optimum permukaan circuit

37 S Multiplexeur 2-1 MUX 2-1 Y Final : TG1 S = 0 TG1 pass TG2 block Y S = 1 Y = S TG2 S TG1 block TG2 pass Y =

38 S Multiplexeur 2-1 MUX 2-1 Y Version Layout : TG1 Y S TG2 S

39 S1-Sm Multiplexeur N - 1 MUX N-1 Y Kita dapat membuat MUX lebih kompleks : Example MUX 4-1 : 2 signal seleksi : S1, S2 2 inverter signal seleksi 8 gerbang transmisi

40 dan jika kita bicara XOR? XOR : XOR Y Y = =. +. Y QUIZZ erapa transistors yang dibutuhkan XOR?

41 XOR XOR Y Kita lihat persamaan akhir Y = =. +. Y =. +. Y = ( + ). ( + ) Y =... QUIZZ erapa transistor? jawab : 4 * * 2 = 12

42 XOR (version TG) XOR Y pakah bisa lebih optimum Y = 0 Y = TG input dan Y diatur oleh pada PMOS dan pada NMOS = 4 transistors

43 XOR (version TG) XOR Y Y = 1 Y = TG input & Y diatur oleh pada NMOS dan pada PMOS 2 cas dissociables 2 * = 6 transistors

44 XOR (version TG) XOR Y final : 8 transistors

45 Optimasi kedua XOR Y Y = 0 Y = = 4 transistors

46 XOR (version TG) XOR Y Y = 1 Y = XOR adalah inverter! =4 transistors

47 XOR (version TG) XOR Y final : 6 transistors

48 Logic Sequential Umum X Y Rangkaian logic kombinatorik Z y memori output ditentukan dari input dan et output sebelumnya

49 Logic sequential umum Circuit logic kombinatorik sekuensial istable Monostable stable

50 sistems bistables sistem bistable mempunyai 2 kondisi stables Contoh dalam digital : (Latch, Flip Flop), register, elemen memori. Kita lihat sistem bistable terdiri dari 2 inverter

51 Contoh sistem bistable V i1 1 V O1 V i2 =V o1 V OH V th 2 V o2 V i2 V OL V IL V IH V o2 =V i1 V O1 V OH V i2 V IH V th V th V OL V IL V IL V IH V i1 V OL V OH V o2

52 Contoh sistem bistable V i1 1 V O1 V i2 =V o1 V OH Stable V th V o2 2 V i2 V OL Stable V IL V IH V o2 =V i1 V i2 =V o1 C V i2 =V o1 C δ δ V o2 =V i1 V o2 =V i1

53 Contoh sistem bistable Dalam technologi CMOS +Vdd V i1 1 V O1 V O1 V i2 2 V i1 V o2 V o2 V i2

54 Contoh sistem bistable Dalam technologi CMOS

55 RS flip-flop Kita modifikasi dari rangkaian sebelumnya +Vdd Q Q S R

56 RS flip-flop prinsip : +Vdd 2 input : S dan R 2 output : Q dan Q Q Q RS flip-flop dalam kondisi Set jika Q=1 dan Q=0 S R RS flip-flop dalam kondisi Reset jika Q=0 dan Q=1

57 RS flip-flop Principe de fonctionnement : +Vdd QUIZZ 2 Nmos paralel 2Pmos seri Q Q S Q Q S R Q R Q

58 RS flip-flop Prinsip dasar : S Q Q R Q Q input kontrol S dan R input langsung yang dipengaruhi aksi langsung dari Q dan Q S = 0, R = 0 : Output gerbang NOR sama dengan inverter dari output kedua (hold) dari kondisi sebelumnya untuk output Q et Q

59 RS flip-flop Prinsip dasar : S Q Q R S = 1, R = 0 : Q Q output Q diforce 1 dan output Q diforce 0 Flip-flop di «set» sama dengan kondisi sebelumnya

60 RS Flip-flop Prinsip dasar : S Q Q R S = 0, R = 1 : Q Q output Q di force ke 0 dan output Q di fore ke 1 Flip-flop kondisi «reset»

61 RS flip-flop S Q Q R S = 1, R = 1 : Q Q output Q di force ke 0 dan output diforce ke 0 Q Tidak diperbolehkan

62 RS flip-flop resume :

63 RS flip-flop Dilihat dari transistor : +Vdd S R Q n Q n transistors M6 M M1,M4, M2 block M3 pass M5 M M1,M3,M4 block M2 pass Q Q M1,M2 pass M3, M4 block M1,M2 block S M1 M2 M3 M4 R M3, M4 pass M1,M4 pass M2, M3 block