ARITHMATIC LOGIC UNIT ( alu ) half - full adder, ripple carry adder

Transkripsi

1 7 Tujuan RITMTI OGI UNIT ( alu ) half - full adder, ripple carry adder : Setelah mempelajari half-full adder, ripple carry adder diharapkan dapat,. Memahami aturan-aturan Penjumlahan bilangan biner 2. Memahami aturan-aturan Pengurang bilangan biner 3. Memahami prinsip kerja penjumlah setengah (alf dder) 4. Mampu melakukan operasi penjumlah setengah (half dder) 5. Memahami prinsip kerja penjumlah penuh (Full dder) 6. Mampu melakukan operasi penjumlah penuh (Full dder) 7. Mampu membedakan prinsip dasar antara penjumlah setengah (alf dder) dan Penjumlah penuh (Full dder). 8. Memahami prinsip kerja Rangkaian Penjumlah dan Pengurang (Ripple arry dder) 9. Mampu melakukan operasi Penjumlah dan Pengurang (Ripple arry dder) Prasyarat : Untuk mempelajari Pembelajaran 7 diperlukan kegiatan dan kemampuan seperti di bawah ini,. Telah mengerjakan latihan-latihan pada Pembelajaran Semua latihan pada Pembelajaran 6 dijawab dengan enar. 7.. Rangkaian Penjumlah Penjumlahan bilangan biner telah dibahas pada pembelajaran 3, sedangkan pada pem belajaran inti kita akan membahas rangkaian penjumlah yang dibangun dari aturan - aturan penjumlahan bilangan biner. Pada sebuah mikrocomputer dan juga komputer, hanya memproses bilangan biner. Di bawah ini adalah hasil penjumlahan dua buah bilangan biner yang masing-masing terdiri dari ( satu ) bit. + asil arry rithmatic ogic Unit

2 Suatu rangkaian digital yang mampu melaksanakan operasi penjumlahan seperti pada tabel di balik disebut alf dder ( ). arry U U asil Gambar lok alf dder Tabel Fungsi alf dder Dari tabel di atas, perhatikanlah sinyal " " pada asil Σ dan arry U dapat dikembangkan persamaan fungsi seperti di bawah ini. asil Σ = ( Λ ) v ( Λ ) = v ( Ex - OR ) arry U = Λ ( ND ) Dari kedua persamaan di atas dapat dikembangkan rangkaian alf dder seperti di bawah ini. U = ( ) ( ) V ( ) Rangkaian alf dder 6 rithmatic ogic Unit

3 ontoh Dilakukan penjumlahan antara dua bilangan + U = = ( ) ( ) V ( ) = Perhitungan : ( Variabel Input ) + ( Variabel Input ) U ( arry ) ( asil ) alf dder tidak dapat digunakan untuk melakukan proses penjumlahan dua buah bilangan yang masing-masing terdiri dari beberapa digit ( multi digit ). Penjumlahan yang terdiri dari beberapa bit harus menyertakan carry pada digit yang lebih tinggi berikutnya dan solusi penjumlah yang demikian disebut Full dder ( F ), dimana disamping input dan disertakan juga arry sebagai bagian dari input. arry Out U F arry In asil Untuk hasil penjumlahan berlaku persamaan, 7 rithmatic ogic Unit

4 = ( Λ Λ ) v ( Λ Λ ) v ( Λ Λ ) v ( Λ Λ ) Sesuai ukum Distributive pada ljabar oole, persamaan fungsi di atas menjadi, = [ ( Λ ) v ( Λ ) ] Λ v [ ( Λ ) v ( Λ ) ] Λ = [ ( Λ ) v ( Λ ) ] Λ v ( Λ ) = [ ( Λ ) v ( Λ ) ] Λ ( v ) = ( V ) V = V V Setelah melalui penyederhanaan, rangkaian dapat dinyatakan seperti pada gambar di bawah. V V V Disamping persamaan asil juga terdapat persamaan untuk arry seperti di bawah ini, U = ( Λ Λ ) v ( Λ Λ ) v ( Λ Λ ) v ( Λ Λ ) Persamaan ini dapat disederhanakan menjadi, U = ( Λ ) v ( Λ ) v ( Λ ) Dari kedua persamaan di atas dapat dikembangkan menjadi rangkaian digital Full dder. U = ( ) V ( ) V ( ) V V V Rangkaian Full dder ontoh Dilakukan penjumlahan antara dua bilangan + dengan memper - Teknik Mikroprosesso r 8 rithmatic ogic Unit

5 hatikan Input arry U = ( ) V ( ) V ( ) U = V V V = Perhitungan : ( Variabel Input ) + ( Variabel Input ) + ( Input arry ) U ( Output arry ) ( asil ) Penjumlah dua buah bilangan biner yang terdiri dari N bit, sehingga memerlukan N bit Full dder seperti pada contoh di bawah Tempat ilangan 2 Variabel ( 3 it ) 2 Variabel ( 3 it ) 3 2 arry U ( ) asil Pada tempat 2 tidak terjadi arry ( ), sehingga pada tempat ini ( bit ini ) memerlukam rangkaian alf dder. Sedangkan pada tempat 2 dan 2 2 masingmasing diperlukan Full dder. Jika pada tempat 2 digunakan F, maka arry inputnya harus di berikan logik " ". 9 rithmatic ogic Unit

6 U2 2 U U F3 F2 F 2 Gambar Full dder 3 it Gambar di bawah adalah rangkaian penjumlah 8 it yang dibangun dari 4 buah gerbang TT 7482 ( 2 it F ) atau 2 buah gerbang TT 7483 ( 4 it F ) U6 U4 U2 U F F F F F F F F U8 U6 U4 U it 2 U F 7482 Un Un+2 Full dder 8 it Ripple arry dder Jika pada rangkaian penjumlah n it, input arry diberikan sinyal " " maka hasil penjumlahan bilangan dan akan kelebihan ( satu ), sehingga pada masukan ini disebut Incremant ( IN ). Suatu rangkaian penjumlah yang mempunyai incremant input disebut Ripple arry dder. 2 rithmatic ogic Unit

7 n n- Un F n Output arry Un n Un- F n- n- U F n n- U F IN ogik Diagram Ripple arry dder arry Out Un n n- n n- n - it F IN n n- lok Diagram Ripple arry dder Rangkaian Penjumlah - Pengurang Dengan mengembangkan rangkaian Ripple arry dder yaitu dengan jalan menambahkan beberapa gerbang ND dan EX-OR didepannya sehingga memungkinkan rangkaian tersebut digunakan untuk operasi penjumlahan dan pengurangan, maka rangkaian tersebut disebut Rangkaian Penjumlah - Pengurang. 2 rithmatic ogic Unit

8 Un IN S4 S3 S2 S S Input Pengontrol ogik Diagram Penjumlah - Pengurang Gambar rangkaian penjumlah - pengurang di atas digunakan untuk operasi penjumlahan dan pengurangan bilangan dan ilangan yang masing-masing terdiri dari 4 it dan mempunyai 5 ( lima ) input pengontrol yaitu S, S, S 2, S 3 dan S 4. Tergantung dari kombinasi input pengontrol ini, maka ada 32 macam kombinasi seperti diperlihatkan pada tabel fungsi dari penjumlah - pengurang dibalik ini Des. S 4 S 3 S 2 S S Fungsi Output rithmatic ogic Unit

9 = = = = Tabel Fungsi Penjumlah - Pengurang ontoh Fungsi Output + Input = Input = + Input IN = + Output = 23 rithmatic ogic Unit

10 Un IN S4 S3 S2 S S Sesuai dengan tabel fungsi, input pengontrol untuk fungsi output + adalah kombinasi S 4 S 3 S 2 S S Dengan keadaan sinyal pada S 4 S 3 informasi yang ada pada input dan input akan dilalukan menuju input gerbang EX-OR ( Λ = ). Dengan keadaan sinyal pada S2 S informasi yang ada pada gerbang EX-OR akan dilalukan ke input Ripple arry dder, tanpa mengalami perubahan ( V = ). Didalam Ripple arry dder terjadi proses penjumlahan informasi yang ada pada inputnya. Dengan keadaan sinyal pada S maka hasil penjumlahan bilangan tidak ditambah dengan ( satu ), sehingga pada output Ripple arry dder adalah hasil rithmatic ogic Unit

11 ontoh Fungsi Output - Input = = 5 Input = = 3 + Input IN = = + Output = = 2 Un IN S4 S3 S2 S S Sesuai dengan tabel fungsi, input pengontrol untuk fungsi output - adalah kombinasi S 4 S 3 S 2 S S Dengan keadaan sinyal pada S 4 S 3 informasi yang ada pada input dan input akan dilalukan menuju input gerbang EX-OR ( Λ = ). Dengan keadaan sinyal pada S 2 informasi yang ada 25 rithmatic ogic Unit

12 pada gerbang EX-OR yang berasal dari input akan dilalukan ke input Ripple arry dder, tanpa mengalami perubahan ( V = ). Dengan keadaan sinyal pada S informasi yang ada pada input akan dikomplement menjadi dan berada pada input Ripple arry dder. Dengan keadaan sinyal pada S maka diperoleh harga komplemen dua dari input ( + = - ), sehingga proses penjumlahan yang terjadi pada Ripple arry dder menjadi + (- ) = rithmatic ogic Unit ( U ) Untuk semua microprosessor tidak hanya mampu melaksanakan operasi-operasi arithmatik saja, tetapi juga harus mampu melaksanakan operasi-operasi logik. Kedua operasi ini dilaksanakan di dalam ritmatic ogic Unit ( U ) yang terdapat pada seluruh microprosessor. da tiga dasar operasi logik yaitu, Λ ( Operasi ND ) V ( Operasi OR ) V ( Operasi EX-OR ) keluaran dari U diatur oleh kombinasi Input pengontrol tambahan S 5 dan S 6 seperti tabel dibawah ini, Input Pengontrol Output Fungsi S 6 S 5 Yn Xn Operasi rithmatik Xn Operasi ND X2n Operasi OR X3n Operasi EX-OR 26 rithmatic ogic Unit

13 Input ( n - it ) X3n X2n Xn Output ( n - it ) Yn Input Xn ( n - it ) U S4 S3 S2 S S S6 S5 lok Diagram rithmatic ogic Unit ( U ) Untuk percobaan dapat digunakan komponen TT U it, sedangkan untuk 8 it dapat digunakan dua buah U 748 seperti gambar dibawah. U G P F U S S3 S2 S S n M F F F2 Kaki - kaki I U it Data input ( Operand ) it Data input ( Operand ) S - S3 Pemilih Fungsi M Mode ontrol (, Op. ogik ) n,n+4 arry = Komparator Output (, = ) F - F2 Output hasil operasi di U 27 rithmatic ogic Unit

14 Perhatikan gambar lok Diagram rithmatic ogic Unit ( U ) di depan, jika pengontrol S 5 = S 6 = maka rangkaian Penjumlah - Pengurang dihubungkan dengan Output demikian juga untuk operasi logik yang lain tergantung dari kombinasi input pengontrol S 5 dan S 6. Input pengontrol S sampai dengan S 4 tidak mempengaruhi proses operasi logik. Secara matematis bahwa jika ada 7 ( tujuh ) input pengontrol S sampai dengan S 6 menghasilkan 2 7 = 28 kombinasi, tetapi pada rangkaian ini hanya diambil kombinasi-kombinasi fungsi yang mempunyai arti untuk pemrosesan data di dalam U. Seperti halnya pada tabel fungsi penjumlah pengurang terdapat hasil sampai 3 kali atau juga hasil yang tidak mempunyai arti di dalam aplikasi praktik ( mis. : ). Selanjutnya diantara fungsi-fungsi yang ada pada operasi arithmatik diambil ditambah 3 fungsi untuk opersi logik, sehingga hanya berjumlah 3 fungsi. Ke-3 fungsi yang dihasilkan dari 7 buah input pengontrol ( S 6 - S ) disimpan di dalam ROM sedangkan data outputnya digunakan untuk mengontrol U. Dengan 4 penghantar alamat ROM dapat menyimpan 2 4 = 6 kombinasi fungsi. Input lamat ( Input ROM ) Sinyal Pengontrol ( Output ROM ) Fungsi U3 U2 U U S6 S5 S4 S3 S2 S S Yn x x x x x Λ x x x x x V x x x x x V - untuk langkah berikutnya 28 rithmatic ogic Unit

15 S6 S5 S4 S3 S2 S S U3 U2 U U Konversi Sinyal Pengontrol di ROM ontoh Pembahasan, Fungsi Yn = + Informasi pada input akan di increment, Input ( n - it ) Input X3n X2n Xn Xn Output ( n - it ) Yn = + ( n - it ) U S4 S3 S2 S S R O M S6 S5 U3 U2 U U 29 rithmatic ogic Unit