PERCOBAAN 2. FLIP-FLOP

Transkripsi

1 PECOBAAN 2. FLIP-FLOP 2.. UUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membedakan sifat dasar S-FF dengan dan tanpa clock Membuat rangkaian Master Slave K-FF Menggunakan input-input Asinkron pada K-FF Membuat D-FF dan -FF dari K-FF dan S-FF Mendisain beberapa macam rangkaian sekuensial menggunakan ke-4 jenis Flipflop 2.2. PEALAAN : Modul rainer IF EOI : Pendahuluan merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara (latch) dimana bagian outputnya akan me-respons input dengan cara mengunci nilai input yang diberikan atau mengingat input tersebut. mempunyai dua kondisi output yang stabil dan saling berlawanan. Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada flip-flop tersebut. riger nya berupa sinyal logika dan yang kontinyu. Ada 4 tipe yang dikenal, yaitu S, K, D dan. Dua tipe pertama merupakan tipe dasar dari, sedangkan D dan merupakan turunan dari S dan K S-Flip-Flop (SE & ESE Flip-Flop) S- dapat dibentuk dengan dua cara; dari gerbang NAND atau dari gerbang NO. Proses pembentukan dasar S-FF telah dijelaskan dalam teori. Pada percobaan ini kita akan mengamati dua jenis S-FF, yang tanpa menggunakan Clock dan Percobaan 2. 7

2 dengan menggunakan Clock. Perbedaan dasar dari kedua jenis S tersebut adalah perubahan output berikutnya akan terjadi dengan atau tanpa adanya clock / trigger. S Gambar 2.. Simbol Logika S-FF tanpa Clock Pada jenis S-FF yang disimbolkan pada gambar 2., setiap perubahan yang diberikan pada input S dan akan menyebabkan terjadinya perubahan output menuju keadaan berikutnya. S Gambar 2.2. Simbol Logika S-FF dengan Clock / Positive-edge rigger S-FF dengan simbol seperti pada gambar 2.2, outputnya baru akan memberikan respons menuju output berikutnya jika input diberi trigger. abel 2.. menunjukkan perubahan kondisi output dari S-FF dengan Clock. ika clock bernilai, maka kondisi output akan berubah sesuai dengan perubahan input Snya, jika clock bernilai, kondisi output tetap pada kondisi sebelumnya, meskipun nilai input S dan -nya diubah-ubah. Percobaan 2. 8

3 abel 2.. abel State S-FF dengan Clock Present Next Clock Present State Output Output S n Hold "" saja atau "" saja Hold * * K-FLIP-FLOP Sebuah K-FF adalah S-FF yang telah dimodifikasi sedemikian rupa. Pada S- FF, jika kedua input S dan -nya sama-sama bernilai, flip-flop tidak mampu merespons kondisi output berikutnya (pelajari lagi sifat S-FF). Sebuah K-FF dibentuk dari S-FF dengan tambahan gerbang AND pada sisi input S-nya. Dengan tambahan tersebut, apabila input dan K keduanya bernilai akan membuat kondisi output berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan oggle. K Gambar 2.3. Simbol Logika K-FF dengan negative-edge trigger Percobaan 2. 9

4 abel 2.2. abel State K-FF Clock Present Input Present Output K n Next Output Hold "" saja atau "" saja Hold oggle Sebuah Master-Slave K-FF dibentuk dari dua buah S-FF, dimana operasi dari kedua S-FF tersebut dilakukan secara bergantian, dengan memberikan input Clock yang berlawanan pada kedua S-FF tersebut. Master-Slave K-FF ditunjukkan pada gambar 2.4. CLK Master S 3 Slave S K 2 4 Gambar 2.4. Sebuah Master-Slave K-FF disusun dari S-FF Prinsip dasar dari Master-Slave K-FF adalah sebagai berikut : jika Clock diberi input, gerbang AND dan 2 akan aktif, S-FF ke- (Master) akan menerima data yang dimasukkan melalui input dan K, sementara gerbang AND 3 dan 4 tidak aktif (menghasilkan output = ), sehingga S-FF ke-2 (Slave) tidak ada respons (kondisinya sama dengan kondisi sebelumnya). Sebaliknya jika Clock diberi input, gerbang 3 dan Percobaan 2.

5 4 aktif, Slave akan mengeluarkan output di dan, sementara Master tidak me-respons input, karena gerbang AND dan 2 tidak aktif. Selain mempunyai input Clock, sebuah K-FF juga dilengkapi dengan input-input Asinkron. Kedua input Asinkron ini dikenal sebagai Preset (PS) dan Preclear (). IC K-FF yang mempunyai input Asinkron adalah 74LS76. Kedua input Asinkron ini digunakan untuk mengoperasikan K-FF dimana kondisi perubahan outputnya tidak hanya bergantung kepada nilai input dan K-nya, melainkan juga pada nilai input Asinkron tersebut. Contoh pemakaian input Asinkron ini adalah untuk me-reset K-FF ke kondisi maupun men-set K-FF ke kondisi, tanpa harus menunggu dan K bernilai dan atau sebaliknya. Input-input Asinkron akan diaplikasikan dalam pembuatan Counter dan Shift egister. PS K Gambar 2.5. K-FF dengan input Asinkron Clock Input Asinkron Present Input Present Output Next Output PS K n x x x not used x x x x x x Hold oggle x = don't care abel 2.3. abel PS/NS K-FF menggunakan Input Asinkron Percobaan 2.

6 D-FLIP FLOP (Delay/Data Flip-Flop) Sebuah D-FF terdiri dari sebuah input D dan dua buah output dan. D-FF digunakan sebagai pengunci data. Prinsip kerja dari D-FF adalah sebagai berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output. D-FF diaplikasikan pada rangkaian-rangkaian yang memerlukan penyimpanan data sementara sebelum diproses berikutnya. Salah satu contoh IC D-FF adalah 74LS75, yang mempunyai input Asinkron. D-FF juga dapat dibuat dari K-FF, dengan mengambil sifat Set dan eset dari K-FF tersebut. angkaian D-FF ditunjukkan pada gambar 2.6. D PS D PS (i) K (ii) Gambar 2.6. D-Flip Flop (i) Simbol Logika D-FF 74LS75 (ii) D-FF dari K-FF abel 2.4. abel State D-FF Clock Present Input Present Output Next Output D n Hold Percobaan 2. 2

7 FLIP-FLOP (oggle Flip-Flop) Sebuah -FF dapat dibentuk dari S-FF maupun dari K-FF, karena pada kenyataan, IC -FF tidak tersedia di pasaran. -FF biasanya digunakan untuk rangkaian yang memerlukan kondisi output berikut yang selalu berlawanan dengan kondisi sebelumnya, misalkan pada rangkaian pembagi frekuensi (Frequency Divider). angkaian -FF dibentuk dari S-FF dengan memanfaatkan hubungan Set dan eset serta output dan yang diumpan balik ke input S dan. Sedangkan rangkaian -FF yang dibentuk dari K-FF hanya perlu menambahkan nilai pada input-input dan K (ingat sifat oggle dari K-FF). S K PS (i) (ii) Gambar 2.7. angkaian -Flip-Flop (i) Dari S-FF (ii) Dari K-FF abel 2.5. abel State dari -FF Present Clock Next Output Output n Hold Sintesa angkaian Sekuensial Pada subbab ini kita akan mencoba mengaplikasikan semua jenis yang sudah dibahas diatas untuk membuat sebuah rangkaian sekuensial yang dapat menghasilkan respons output tertentu. Untuk itu perlu diketahui abel Eksitasi dari masing-masing jenis di atas (abel ini dibuat hanya dengan membalik abel PS/NS masing-masing flip-flop yang sudah diketahui). Percobaan 2. 3

8 abel 2.6. abel Eksitasi untuk S-FF, K-FF, D-FF dan -FF PS NS Eksitasi n S K D x x x x x x Contoh : Buat sebuah rangkaian sekuensial Down Counter sinkron 2 bit menggunakan D-FF. Sesuai dengan prosedur sintesa rangkaian (Percobaan ), cari dahulu abel PS/NS, Eksitasi, buat K-Map dan temukan persamaan Logika. Selesaikan dengan gambar rangkaian menggunakan D-FF. State diagram dari Down Counter tersebut adalah abel 2.7. abel PS/NS dan Eksitasi D-FF untuk contoh soal Down Counter 2 bit PS NS Eksitasi A2 A A2n An D2 D Bentuk K-Map : A 2 A A 2 A D 2 = A 2 + A D = A PS A PS A 2 D D CLK Gambar 2.8. angkaian Down Counter 2 bit dengan D-FF Percobaan 2. 4

9 2.4. POSEDU PECOBAAN S-FF dengan dan tanpa Clock. Cari simbol logika S-FF tanpa Clock dan dengan Clock pada trainer IF Berikan nilai melalui switch pada input-input S dan -nya. 3. Amati hasilnya pada display output -nya. 4. Untuk S-FF dengan Clock, respons berikut dari output baru nampak jika input Clock sudah ditekan. 5. uliskan hasilnya pada abel PS/NS Master-Slave K-FF dan K-FF dengan input Asinkron. Buat rangkaian Master Slave K-FF dari S-FF seperti pada gambar Berikan nilai pada input dan K melalui switch input yang tersedia. 3. Berikan input manual Clock. 4. Amati hasilnya dan catat dalam abel PS/NS. 5. Cari simbol logika K-FF dengan input Asinkron pada trainer IF Pada masing-masing input, K, PS dan, berikan nilai yang didapat dari switch input. Beri input manual Clock pada. Ubah-ubahlah nilai-nilai tersebut untuk mengetahui respons outputnya. 7. Amati hasilnya dan catat dalam abel PS/NS D-FF. Buat sebuah rangkaian D-FF dari salah satu K-FF dengan input Asinkron seperti gambar 2.6(ii). 2. Pada masing-masing input D, PS dan, berikan nilai yang didapat dari switch input. Beri input manual Clock pada. Ubah-ubahlah nilai-nilai tersebut untuk mengetahui respons outputnya. 3. Amati hasilnya dan catat dalam abel PS/NS. 4. Ulangi langkah. s/d 3. dengan mengganti K-FF dengan S-FF. Bandingkan hasilnya dengan yang menggunakan K-FF sebelumnya. Percobaan 2. 5

10 FF. Buat sebuah rangkaian -FF dari salah satu S-FF dengan Clock seperti gambar 2.7(i). 2. Berikan nilai pada input menggunakan switch input. 3. Amati hasilnya dan catat dalam abel PS/NS. 4. Ulangi langkah. s/d 3. dengan menggunakan K-FF seperti gambar 2.7(ii). Bandingkan hasilnya dengan yang menggunakan S-FF sebelumnya Sintesa angkaian Sekuensial. Buat sebuah rangkaian Odd-Up and Even-Down Counter Sinkron 3 bit, dengan urutan :,3,5,7,6,4,2,,,3,5,7,6,4,2,,,3,.. 2. Gunakan S-FF untuk merealisasikan rangkaian tersebut. 3. Amati hasilnya. Catat dalam abel PS/NS UGAS. Ubah rangkaian yang telah dibuat pada prosedur (angkaian Odd-Up and Even- Down) di atas menggunakan D-FF. Lengkapi dengan abel PS/NS, Eksitasi dan K- Map untuk mendapatkan rangkaian tersebut. 2. Carilah bentuk gelombang output dari masing-masing flip-flop di bawah ini. IN S K S D 2 D D S D 3 D S 4 P CLK CLK IN P, 2, 3, 4.?? Percobaan 2. 6