I. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 4 Kalkulator 4-bit
|
|
|
- Sugiarto Chandra
- 7 tahun lalu
- Tontonan:
Transkripsi
1 MODUL 4 Kalkulator 4-bit I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mendisain beberapa sub-disain dari sebuah sistem besar stopwatch menggunakan VHDL. Sub-disain yang dibuat ada empat macam yaitu bagian sinkronisasi input untuk menghilangkan efek bouncing karena menggunakan saklar mekanik sebagai masukan, bagian pemilih mode kalkulasi untuk memilih satu dari sepuluh macam mode kalkulasi, bagian kalkulator sebagai inti dari sistem untuk melakukan perhitungan, dan bagian untuk menampilkan nilai hasil perhitungan ke seven segmen. Sistem stopwatch ini direalisasikan pada IC FPGA. II. Tujuan Setelah menyelesaikan praktikum ini, yang anda peroleh adalah : lebih memahami cara menggunakan software ISE WebPack untuk membuat disain pada IC FPGA dan menggunakan software untuk melakukan download. dapat membuat disain untuk sinkonisasi input dan menghilangkan efek bouncing dengan VHDL. dapat membuat counter dan latch dengan VHDL. dapat memanfaatkan fungsi matematik dan fungsi logika dengan VHDL. dapat membuat disain kalkulator 4-bit sederhana. III. Gambaran Disain Bagian-bagian penyusun kalkulator 4-bit ditulis menggunakan VHDL, setelah itu dikonversi menjadi modul skematik. Modul-modul skematik tersebut disusun pada bidang gambar menggunakan Xilinx ECS (Elkectronic Capture Schematic) yang merupakan fasilitas pada ISE WebPack untuk menuliskan disain menggunakan simbol-simbol secara skematik. Kalkulator yang akan didisain mempunyai 10 mode kalkulasi. Mode kalkulasi dipilih menggunakan sebuah push-button. Dua bilangan masing-masing selebar 4-bit dimasukkan menggunakan dipswitch 8-pin. Kemudian disediakan sebuah push-button lain sebagai tombol enter, dimana setelah tombol enter ditekan maka hasil perhitungan akan ditampilkan pada seven segmen. Guna mensinkronkan seluruh modul maka digunakan sebuah sumber clock eksternal yang dihasilkan oleh osilator pada board. hary@eepis-its.edu, hendri@eepis-its.edu 1
2 IV. Dasar Teori Kalkulator 4-bit Pada praktikum ini akan dibuat kalkulator sederhana. Blok diagram dari sistem kalkulator ditunjukkan oleh gambar 1. Kalkulator ini menerima masukan dua bilangan masing-masing selebar 4-bit. Adapun fungsi perhitungan yang dapat dikerjakan oleh kalkulator 4-bit ini ditunjukkan oleh tabel 1. Gambar 1. Blok diagram sistem kalkulator 4-bit Tabel 1. Mode kalkulasi Nomor Mode Fungsi 1 A+B 2 A-B 3 A*B 4 -A 5 -B 6 A AND B 7 A OR B 8 A XOR B 9 A SHL B 10 A SHR B Mode kalkulasi dipilih dengan cara menekan sebuah push-button. Mode yang dipilih akan ditampilkan pada led. Bilangan A dan B masing-masing selebar 4-bit yang akan dimasukkan menggunakan DIP-switch. Apabila push-button lainnya ditekan, yang berfungsi sebagai tombol enter, maka hasil kalkulasi akan ditampilkan pada dua buah seven segmen dalam format heksadesimal. Referensi: - hary@eepis-its.edu, hendri@eepis-its.edu 2
3 V. Peralatan 1 set PC yang dilengkapi dengan software ISE WebPack dan ModelSim. 1 development board XSA-50 dan XSTend Board 1 power-supply +9VDC VI. Prosedur Praktikum Untuk merealisasikan gambar 1, maka disain besar tersebut dapat dibuat empat buah blok disain yang lebih kecil yaitu: 1. Blok sinkronisasi input 2. Blok pemilih mode kalkulasi 3. Blok kalkulator 4. Blok tampilan ke seven segmen Empat blok diatas didisain menggunakan VHDL. Kemudian buat (create) menjadi skematik. Hubungkan keempat blok secara skematik (top-level disain project adalah skematik). Kemudian mendefinisikan koneksi pin-pin IC nya menggunakan file *.ucf. Maka project siap disintesis, implementasi, dan mendownload bit-stream ke dalam divais. Secara garis besar, langkah-langkah praktikum sebagai berikut: 1. Buatlah project baru dengan tipe top-level modul skematik, tempatkan project tersebut pada direktori e:\embedded 2. Pilih nilai parameter berikut : device family: Spartan2 device: xc2s50 package: tq144 speed grade: Tambahkan (new source) kedalam project tersebut empat disain modul VHDL, lakukan check-syntax, bila tidak ada error buatlah (create) simbol skematiknya. 4. Tambahkan kedalam project sebuah modul skematik sebagai top-level. Hubungkan keempat modul tersebut secara skematik. 5. Tambahkan kedalam project sebuah file ucf untuk mendefinisikan pin-pin yang dipakai, sesuaikan dengan nama pin pada modul skematik. 6. Highlight modul skematik, klik ganda Generate Programming File untuk melakukan sintesis dan implementasi. Apabila tidak ada error maka akan dihasilkan file bitstream dengan ekstensi *.BIT 7. Dengan menggunakan GXSLOAD, lakukan download kedalam target. 8. Pada board, pilih mode kalkulasi, masukkan nilai bilangan pada dip-switch, tekan enter, maka seven segmen akan menampilkan hasilnya. hary@eepis-its.edu, hendri@eepis-its.edu 3
4 Gambar 2. Posisi I/O pada board yang digunakan Berikut panduan untuk membuat kode VHDLnya. Blok sinkronisasi input Semua blok didisain secara sinkron menggunakan sebuah sinyal clock yang sama, penekanan tombol push-button akan disinkronkan terhadap clock. Clock yang digunakan (default) mempunyai frekuensi 50MHz atau 20ndetik sedangkan penekanan tombol push-button dapat menghasilkan pulsa yang lebih lebar sekitar beberapa milidetik. Ilustrasinya diperlihatkan oleh gambar 3. Blok tersebut bertugas menghasilkan satu pulsa selebar satu periode clock. Gambar 3. Mensinkronkan input yang lebih lebar terhadap clock library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity debouncing is port( clk : in std_logic; enter, mode : in std_logic; enter_db, mode_db : out std_logic ); hary@eepis-its.edu, hendri@eepis-its.edu 4
5 end debouncing; architecture Behavioral of debouncing is signal A,B : std_logic_vector(2 downto 0) := "000"; process(clk,enter) if (clk'event and clk='1') then A <= A(1 downto 0) & enter; -- shift left end process; process(clk,mode) if (clk'event and clk='1') then B <= B(1 downto 0) & mode; -- shift left end process; enter_db <= not(a(2)) and A(1) and A(0); mode_db <= not(b(2)) and B(1) and B(0); end Behavioral; Blok pemilih mode kalkulasi Bagian ini bertugas untuk menghasilkan hitungan dari 0 sampai 9. Hasil hitungan tersebut digunakan untuk menentukan mode pilihan kalkulasi seperti pada tabel 1. Mode pilihan kalkulasi ini ditampilkan pada 10-buah led yang terdapat pada board. Gambar 4. Mendapatkan mode pilihan dari 0 sampai 9 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity pilih_mode is port( clk ); end pilih_mode; : in std_logic; mode_db : in std_logic; barled : out std_logic_vector(10 downto 1); pilihan : out std_logic_vector(3 downto 0) architecture Behavioral of pilih_mode is signal count : std_logic_vector(3 downto 0) := "0000"; process(clk,mode_db) if (clk'event and clk='1') then if (mode_db='1') then if (count >= "1001") then count <= "0000"; else hary@eepis-its.edu, hendri@eepis-its.edu 5
6 count <= count + "0001"; end process; -- keluarkan pilihan <= count; -- tampilkan barled <= " " when (count="0000") else " " when (count="0001") else " " when (count="0010") else " " when (count="0011") else " " when (count="0100") else " " when (count="0101") else " " when (count="0110") else " " when (count="0111") else " " when (count="1000") else " " when (count="1001") else " "; end Behavioral; Blok kalkulator Bagian ini adalah inti dari kalkulator 4-bit. Blok ini mendapat masukan dua buah bilangan A dan B masing-masing selebar 4-bit yang didapat dari DIP-switch pada board. Penekanan enter_ (sinyal ini didapat dari keluaran blok sinkronisasi input) akan menghasilkan keluaran hasil selebar 8-bit sesuai dengan sinyal pilihan yang didapat dari blok pemilih mode kalkulasi. Gambar 5. Blok kalkulator library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity kalkulator is port( clk ); end kalkulator; : in std_logic; enter_db : in std_logic; bila : in std_logic_vector(3 downto 0); bilb : in std_logic_vector(3 downto 0); pilihan : in std_logic_vector(3 downto 0); hasil : out std_logic_vector(7 downto 0) architecture Behavioral of kalkulator is signal temp : std_logic_vector(7 downto 0) := " "; process(clk,enter_db,bila,bilb,pilihan) if (clk'event and clk='1') then hary@eepis-its.edu, hendri@eepis-its.edu 6
7 if (enter_db='1') then case pilihan is when "0000" => -- (+) temp <= ("0000"&bilA) + ("0000"&bilB); when "0001" => -- (-) temp <= ("0000"&bilA) - ("0000"&bilB); when "0010" => -- (*) temp <= bila * bilb; when "0011" => temp <= not("0000"&bila); when "0100" => temp <= not("0000"&bilb); when "0101" => temp <= ("0000"&bilA) AND ("0000"&bilB); when "0110" => temp <= ("0000"&bilA) OR ("0000"&bilB); when "0111" => temp <= ("0000"&bilA) XOR ("0000"&bilB); when "1000" => temp <= SHL(("0000"&bilA),("0000"&bilB)); when "1001" => temp <= SHR(("0000"&bilA),("0000"&bilB)); when others => temp <= " "; end case; end process; hasil <= temp; end Behavioral; Blok tampilan ke seven segmen Bagian ini akan menampilkan hasil keluaran dari blok kalkulasi selebar 8-bit pada dua buah seven segmen dalam format heksadesimal. Gambar 6. Hasil 8-bit diubah menjadi format heksadesimal library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity sevsegmen is port( hasil : in std_logic_vector(7 downto 0); ledone,ledtwo : out std_logic_vector(7 downto 0) ); end sevsegmen; architecture Behavioral of sevsegmen is signal LSB, MSB : std_logic_vector(3 downto 0); LSB <= hasil(3 downto 0); MSB <= hasil(7 downto 4); ledone <= " " when (LSB="0001") else --1 " " when (LSB="0010") else --2 hary@eepis-its.edu, hendri@eepis-its.edu 7
8 " " when (LSB="0011") else --3 " " when (LSB="0100") else --4 " " when (LSB="0101") else --5 " " when (LSB="0110") else --6 " " when (LSB="0111") else --7 " " when (LSB="1000") else --8 " " when (LSB="1001") else --9 " " when (LSB="1010") else --A " " when (LSB="1011") else --b " " when (LSB="1100") else --C " " when (LSB="1101") else --d " " when (LSB="1110") else --E " " when (LSB="1111") else --F " " when (LSB="0000"); --0 ledtwo <= " " when (MSB="0001") else --1 " " when (MSB="0010") else --2 " " when (MSB="0011") else --3 " " when (MSB="0100") else --4 " " when (MSB="0101") else --5 " " when (MSB="0110") else --6 " " when (MSB="0111") else --7 " " when (MSB="1000") else --8 " " when (MSB="1001") else --9 " " when (MSB="1010") else --A " " when (MSB="1011") else --b " " when (MSB="1100") else --C " " when (MSB="1101") else --d " " when (MSB="1110") else --E " " when (MSB="1111") else --F " " when (MSB="0000"); --0 end Behavioral; File ucf untuk mendefinisikan pin-pin IC Nomor-nomor pin yang dipakai untuk seven segmen, barled, push-button dan dip-switch. net clk loc=p88; #net pushsw3 loc=p78; # pushbuttons net mode loc=p26; net enter loc=p23; net ledtwo<0> loc=p48; # 7-segment LED net ledtwo<1> loc=p27; # net ledtwo<2> loc=p40; #.gfedcba net ledtwo<3> loc=p47; net ledtwo<4> loc=p28; net ledtwo<5> loc=p42; net ledtwo<6> loc=p29; net ledtwo<7> loc=p38; net ledone<0> loc=p56; # 7-segment LED net ledone<1> loc=p51; net ledone<2> loc=p65; net ledone<3> loc=p64; net ledone<4> loc=p76; net ledone<5> loc=p54; net ledone<6> loc=p50; net ledone<7> loc=p63; net barled<1> loc=p68; # bargraph LED net barled<2> loc=p44; net barled<3> loc=p46; net barled<4> loc=p49; net barled<5> loc=p57; net barled<6> loc=p62; net barled<7> loc=p60; net barled<8> loc=p67; hary@eepis-its.edu, hendri@eepis-its.edu 8
9 net barled<9> loc=p39; net barled<10> loc=p59; net A<3> loc=p30; # DIP switches net A<2> loc=p58; net A<1> loc=p74; net A<0> loc=p75; net B<3> loc=p66; net B<2> loc=p77; net B<1> loc=p80; net B<0> loc=p79; VII. Laporan sementara Jawablah pertanyaan berikut sebagai laporan sementara : 1. Ujilah kalkulator 4-bit hasil disain anda dan tabelkan. 2. Berapakah jumlah slice yang diperlukan untuk membuat disain kalkulator 4-bit tersebut? Anda dapat melihat hasil laporan implementasi pada Place & Route Report. VIII. Laporan resmi Jawablah pertanyaan berikut untuk bagian analisa pada laporan resmi: 1. Gambarkan disain top-level skematik yang dibuat. 2. Jelaskan kembali fungsi dan cara kerja dari masing-masing blok (modul) yang telah dibuat. IX. Tambahan Berikan saran atau komentar guna pengembangan lebih lanjut praktikum ini. hary@eepis-its.edu, hendri@eepis-its.edu 9
Perancangan Aritmetic Logic Unit (ALU) pada FPGA
MODUL III Perancangan Aritmetic Logic Unit (ALU) pada FPGA I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan Aritmetic Logic Unit (ALU) pada IC FPGA dengan pendekatan
I. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 3 Stopwatch
MODUL 3 Stopwatch I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mengembangkan sebuah sistem pada IC FPGA Spartan-II buatan menggunakan software ISE WebPack. Sistim yang dibuat adalah sebuah
MODUL II Perancangan FPGA untuk Implementasi Rangkaian Sequential dan Kombinational
MODUL II Perancangan FPGA untuk Implementasi Rangkaian Sequential dan Kombinational I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan rangkaian logika sequential
Pengenalan FPGA oleh Iman Taufik Akbar
Pengenalan FPGA oleh Iman Taufik Akbar Tutorial singkat ini akan membahas mengenai FPGA (Field Programmable Gate Array). Adapun FPGA yang akan digunakan adalah produk dari Digilent yang menggunakan Xilinx
BAB 3. Perancangan Sistem
BAB 3 Perancangan Sistem 3.1 Rancangan Sistem Rancangan Sistem secara keseluruhan dapat dilihat pada Gambar 3.1 Gambar 3.1 Blok Diagram Sistem Berdasarkan Gambar 3.1 mengenai Blok Diagram Sistem terdapat
Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL
Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL Agfianto Eko Putra 1, Rahadian Mu alif 2 1,2 Program Studi Elektronika dan Instumentasi, Jurusan Ilmu Komputer dan Elektronika,
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Reno Rasyad (13511045) Yonas Dwiananta (18011015) Asisten: Rizka Widyarini Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Satria Indrawan Putra (18011034) Albhikautsar Dharma Kesuma (13511058) Asisten: Luqman Muh. Zagi (13208032) Tanggal Percobaan: 06/12/12 EL2195-Praktikum Sistem
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara,
PROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS. Mochammad Fadhli Zakiy, Rizki Satya Utami
PROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS Mochammad Fadhli Zakiy, Rizki Satya Utami Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika ITB Abstrak Praktikum kali
QUARTUS DAN CARA PENGGUNAANNYA
QUARTUS DAN CARA PENGGUNAANNYA A. Pengertian Software Quartus Quartus merupakan sebuah software yang digunakan untuk membuat simulasi rangkaian logika secara digital dengan memanfaatkan bahasa deskripsi
Teknologi Implementasi dan Metodologi Desain Sistem Digital
Metodologi Desain TSK505 - Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang teknologi implementasi sistem digital di IC keluarga 7400, PLD (PLA,
MODUL I Pengenalan Teknologi FPGA
MODUL I Pengenalan Teknologi FPGA I. Tujuan Pada Percobaan ini praktikan akan dikenalkan dengan salah satu teknologi IC VLSI yaitu Teknologi FPGA (Field Programmable gate Array) disini praktikan akan mempelajari
Pengenalan VHDL. [Pengenalan VHDL]
![Pengenalan VHDL. [Pengenalan VHDL]](/thumbs/61/46278074.jpg "Pengenalan VHDL. [Pengenalan VHDL]")
Pengenalan VHDL A. Pengenalan Bahasa VHDL VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika
BAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA
BAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA OBYEKTIF : - Memahami perangkat lunak Xilinx - Mampu menggambarkan gerbang digital dasar pada schematic editor - Mampu mensimulasikan gerbang dasar
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) ISSN:2085-6989 Oleh: Muhammad Irmansyah Jurusan Teknik Elektro Politeknik Negeri Padang Kampus Unand Limau Manis Padang ABSTRACT In middle
MATERI PELATIHAN VHDL UNTUK SINTESIS
MATERI PELATIHAN VHDL UNTUK SINTESIS LABORATORIUM ELEKTRONIKA DASAR JURUSAN TEKNIK ELEKTRO INSTITUT TEKNOLOGI SEPULUH NOPEMBER (ITS) S U R A B A Y A Materi Pelatihan VHDL 1. Review Sistem Digital 2. HDL
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had the evolution of personal
Percobaan IV PENGENALAN VHDL
IV- Percobaan IV PENGENALAN VHDL IV. Tujuan. Mempelajari elemen-elemen dasar VHDL yang diimplementasikan dalam Warp. 2. Membuat aplikasi sederhana menggunakan VHDL. 3. Mensimulasikan aplikasi tersebut.
TUTORIAL. Tabel Kebenaran Full Adder : Cin B A Sum Cout
TUTORIAL Desain dan Simulasi Rangkaian Digital dengan OrCAD 9.1 Oleh : Agus Bejo Program Diploma Teknik Elektro Fakultas Teknik, Universitas Gadjah Mada Berikut ini adalah panduan untuk merancang sebuah
TUTORIAL PEMROGRAMAN PADA FPGA XILINX VIRTEX 5 ML506 BOARD
TUTORIAL PEMROGRAMAN PADA FPGA XILINX VIRTEX 5 ML506 BOARD A. Pendahuluan Virtex-5 ML506 Board merupakan salah jenis FPGA yang menggunakan prosesor Virtex-5. Virtex 5 merupakan salah satu produk dari Xilinx.
PERCOBAAN 3D : MERANCANG SEBUAH KALKULATOR SEDERHANA
PERCOBAAN 3D : MERANCANG SEBUAH KALKULATOR SEDERHANA Operasi yang telah dipelajari hingga percobaan sebelum ini adalah menggunakan pendekatan abstraksi gate-level, dimana operasi dilakukan dalam bit per
LAB #3 PENGENALAN VHDL DAN PEMROGRAMAN IC GAL MENGGUNAKAN ALL-11 UNIVERSAL PROGRAMMER
LAB #3 PENGENALAN VHDL DAN PEMROGRAMAN IC GAL MENGGUNAKAN ALL-11 UNIVERSAL PROGRAMMER TUJUAN 1. Mempelajari elemen-elemen dasar VHDL yang diimplementasikan dalam Warp. 2. Membuat aplikasi sederhana menggunakan
ENTITY Entity adalah daftar dengan spesifikasi dari semua pin input dan output (port) dari sirkuit. Sintaks ditampilkan di bawah:
ENTITY Entity adalah daftar dengan spesifikasi dari semua pin input dan output (port) dari sirkuit. Sintaks ditampilkan di bawah: Sinyal mode bisa IN, OUT, INOUT, atau BUFFER. Seperti digambarkan dalam
Gerbang logika ini akan dijelaskan lebih detil pada bagian 4. AND A B Y OR Y A B Y NOT AND NOT
3. DSR DIGITL 3.1. Gerbang-gerbang sistem digital Gerbang-gerbang sistem dijital atau gerbang logika adalah piranti yang memiliki keadaan bertaraf logika. Gerbang logika dapat merepresentasikan keadaan
BAB 3 PERANCANGAN SISTEM. PID berbasiskan FPGA yang bekerja secara multiplexing untuk pemberian data set point
BAB 3 PERANCANGAN SISTEM Perancangan sistem pengendalian posisi 3 buah motor DC dengan algoritma PID berbasiskan FPGA yang bekerja secara multiplexing untuk pemberian data set point tiap masing-masing
BAHASA PEMROGRAMAN VHDL
BAHASA PEMROGRAMAN VHDL - Hardware Description Language (HDL) adalah bahasa yang dapat digunakan untuk mendeskripsikan sebuah sistim digital, misal, sebuah komputer atau komponen dari komputer - Ada 2
Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language)
Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl.
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL Muhammad Wildan Gifari (13211061) Ferry Hermawan (13211062) Asisten: Nirmala Twinta Tanggal Percobaan: 5/12/2012 EL2195-Sistem Digital Laboratorium
PERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i
PERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i A. PENDAHULUAN Filter FIR yang dirancang memiliki persamaan sebagai berikut. ( ) ( ) ( ) ( ) Gambar struktur (diagram blok) dari filter ini adalah
BAB 5 VERIFIKASI DAN IMPLEMENTASI FPGA
BAB 5 VERIFIKASI DAN IMPLEMENTASI FPGA Bab ini membahas tentang proses verifikasi dan implementasi desain ke FPGA board. Proses verifikasi meliputi simulasi fungsional, simulasi gate-level, dan verifikasi
PERCOBAAN 4D : MERANCANG SEBUAH KALKULATOR UNTUK MELAKUKAN OPERASI SPESIFIK
PERCOBAAN 4D : MERANCANG SEBUAH KALKULATOR UNTUK MELAKUKAN OPERASI SPESIFIK Pada percobaan ini, akan dibuat suatu kalkulator yang dapat melakukan suatu operasi spesifik dengan menggunakan operasi-operasi
Field Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
1 Tujuan dan Sasaran. 2 Alat dan Bahan. 3 Dasar Teori. Praktikum Sistem Digital Lanjut Percobaan 3: Dekoder 3-ke-8 dan Demultiplekser 1-ke-8
Praktikum Sistem Digital Lanjut Percobaan 3: Dekoder 3-ke-8 dan Demultiplekser 1-ke-8 1 Tujuan dan Sasaran Kegiatan praktikum ini bertujuan untuk mengimplementasikan blok rangkaian kombinasional di board
BAB III PERANCANGAN ALAT
BAB III PERANCANGAN ALAT Pada bab ini menjelaskan tentang perancangan sistem alarm kebakaran menggunakan Arduino Uno dengan mikrokontroller ATmega 328. yang meliputi perancangan perangkat keras (hardware)
Penerapan Graf dan Logika dalam Perancangan Rangkaian Digital dengan Studi Kasus Jam Digital
Penerapan Graf dan Logika dalam Perancangan Rangkaian Digital dengan Studi Kasus Jam Digital James Jaya 13511089 1 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi
DISAIN DAN IMPLEMENTASI RANGKAIAN ELEKTRONIKA DENGAN TEKNOLOGI FPGA (Field Programble Gate Array)
1 DISAIN DAN IMPLEMENTASI RANGKAIAN ELEKTRONIKA DENGAN TEKNOLOGI FPGA (Field Programble Gate Array) Lailis Syafa ah, M.Yance Promesta Jurusan Elektro, Fakultas Teknik, Universitas Muhammadiyah Malang Jln.
BAB 4 IMPLEMENTASI DAN EVALUASI. selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata
BAB 4 IMPLEMENTASI DAN EVALUASI Pelaksanaan dari perancangan yang sudah dibuat dan dijelaskan pada Bab 3 selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata (secara hardware).
PROGRAMMABLE LOGIC DEVICES
PROGRAMMABLE LOGIC DEVICES Hardware make softer, software make harder Perkembangan Teknologi Logic Device Definisi PLD Konsep Dasar PLD Jenis-jenis PLD : PAL, PLA, GAL Memprogram dan men-develop pogram
BAB 4 IMPLEMENTASI DAN EVALUASI
BAB 4 IMPLEMENTASI DAN EVALUASI 4.1 Spesifikasi Sistem Spesifikasi yang ada pada sistem ini terbagi menjadi dua tahapan, yaitu spesifikasi perangkat keras yang digunakan dan spesifikasi perangkat lunak
COUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 2 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian ASYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian ASYNCHRONOUS
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER Ferry Wahyu Wibowo STMIK AMIKOM Yogyakarta e-mail : ferrywahyuwibowo@scientist.com Abstraksi Paper ini membahas
Dosen Pembimbing : 1.Dr. Muhammad Rivai, ST, MT 2.Ir. Totok Mujiono M.I. Kom
Dosen Pembimbing : 1.Dr. Muhammad Rivai, ST, MT 2.Ir. Totok Mujiono M.I. Kom Latar Belakang Industri yang ada saat ini menghhasilkan gas yang berbahaya bagi manusia. Sensor QCM 20 Mhz mempunyai sensitivitas
BAB 1. Pendahuluan. diprogram secara digital ditemukan seperti IC sederhana seperti General Array
BAB 1 Pendahuluan 1.1 Latar Belakang Perkembangan dunia dalam segala aspek kehidupan makin hari semakin cepat apalagi belakangan ini sangat pesat sekali perkembangnya, terutama perkembangan pada dunia
Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November
PRAKTIKUM 1 COUNTER (ASINKRON) A. OBJEKTIF 1. Dapat merangkai rangkaian pencacah n bit dengan JK Flip-Flop 2. Dapat mendemonstrasikan operasi pencacah 3. Dapat mendemonstrasikan bagaimana modulus dapat
RUMUSAN MASALAH Rumusan masalah yang diambil penulis ialah mengembangkan dari latar belakang masalah yang telah diuraikan di atas, dan dapat diperoleh
DESAIN METODE PENGATURAN DATA BARIS CITRA BLOK 8 PIXEL UNTUK IMPLEMENTASI PADA IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN QDCT DALAM PROSES KOMPRESI CITRA JPEG Drs. Lingga Hermanto, MMSi 1
BAB 3 PERANCANGAN SISTEM
BAB 3 PERANCANGAN SISTEM 3.1 Rancangan Sistem Rancangan sistem secara keseluruhan dapat dilihat pada gambar 3.1. Keyboard FPGA dan NanoBoard Monitor Gambar 3.1 Diagram Blok Sistem Dari blok diagram diatas
1 Tujuan dan Sasaran. 2 Alat, Software Bantu dan Komponen. 3 Dasar Teori
Praktikum Sistem Digital Lanjut Percobaan 1: Pengenalan Xilinx ISE dan Sistem Masukan-Keluaran 1 Tujuan dan Sasaran Kegiatan praktikum ini bertujuan untuk mengenalkan praktikan software Xilinx ISE Webpack
BABIV ANALISA DAN PEMBAHASAN. pemberian input melalui keypad serta output dari sinyal R, G, B, Vs dan Hs.
BABIV ANALISA DAN PEMBAHASAN Pada bab ini akan dibahas mengenai keseluruhan pengujian sistem. Materi pengujian sistem meliputi dua bagian yakni dengan simulasi dan pengujian pada monitor. Simulasi dilakukan
2. STUDI PUSTAKA. Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 1
MODUL 6 Proyek Perancangan Rangkaian Digital Muhammad Surya Nigraha (13211055) Hadi Prastya Utama (13211056) Asisten: Nirmala Twinta V (13209031) Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital
7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.
PERCOBAAN DIGITAL 7 PENCACAH (COUNTER) 7.. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF. 7.2. TEORI DASAR Pencacah
MODUL PELATIHAN MIKROKONTROLLER UNTUK PEMULA DI SMK N I BANTUL OLEH: TIM PENGABDIAN MASYARAKAT JURUSAN TEKNIK ELEKTRO
MODUL PELATIHAN MIKROKONTROLLER UNTUK PEMULA DI SMK N I BANTUL OLEH: TIM PENGABDIAN MASYARAKAT JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS MUHAMMADIYAH YOGYAKARTA 2016 MIKROKONTROLER UNTUK PEMULA
Praktikum Sistem Digital Lanjut 1 Tujuan dan Sasaran 2 Alat dan Bahan 3 Dasar Teori
Praktikum Sistem Digital Lanjut Percobaan 2: Multiplekser 4 Masukan dan Enkoder Prioritas 4-ke-2 1 Tujuan dan Sasaran Kegiatan praktikum ini bertujuan untuk mengimplementasikan blok rangkaian kombinasional
untuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language)
KARYA PENELITIAN PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language) Oleh : Meicsy E. I. Najoan, ST. MT. * Abstrak. Penelitian
Percobaan 1 PENGENALAN INTERFACE PARALLEL DAN SEVEN SEGMENT LED DISPLAY
Percobaan 1 PENGENALAN INTERFACE PARALLEL DAN SEVEN SEGMENT LED DISPLAY I. Tujuan 1. Mengenal interface Paralel (Parallel Board). 2. Mengenal Visual Basic untuk mengakses parallel port (data, control dan
Aplikasi FPGA dalam Pengontrolan Ruangan
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap 2003/2004 Aplikasi FPGA dalam Pengontrolan Ruangan Hendri 0400539326 Tinus Chondro 0400530112 Robin Saor 0400535826
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
MODUL 2 PENGENALAN DESAIN MENGGUNAKAN FPGA Iskandar Setiadi (13511073) Asisten: Alfian Abdi / 13208044 Tanggal Percobaan: 01/10/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro -
Gambar 3.1 Blok Diagram Port Serial RXD (P3.0) D SHIFT REGISTER. Clk. SBUF Receive Buffer Register (read only)
1. Operasi Serial Port mempunyai On Chip Serial Port yang dapat digunakan untuk komunikasi data serial secara Full Duplex sehingga Port Serial ini masih dapat menerima data pada saat proses pengiriman
PC-Link Application Note
PC-Link Application Note AN126 Emulasi SPI Menggunakan PC-Link USBer Oleh: Tim IE Sebuah contoh lagi mengenai penggunaan modul PC-Link USBer dengan menggunakan bahasa pemrograman Borland Delphi. Aplikasi
PENCACAH. Gambar 7.1. Pencacah 4 bit
DIG 7 PENCACAH 7.. TUJUAN. Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF. 2. Mengenal beberapa jenis IC pencacah. 7.2. TEORI
Tabel 3.1 Kode heksadesimal untuk angka 0-9
JOBSHEET III ANTARMUKA MIKROKONTROLER DENGAN SEVEN SEGMEN 1 TUJUAN Mengetahui dan memahami cara mengantarmukakan mikrokontroler dengan rangkaian seven Mengetahui dan memahami bagaimana memrogram mikrokontroler
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh: Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had evolution in personal
I. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 6 Meter Cahaya Digital
MODUL 6 Meter Cahaya Digital I. Pendahuluan Pada praktikum ini, anda akan mencoba memanfaatkan fasilitas masukan analog pada mikrokontroler AVR ATmega8535. ATmega8535 mempunyai ADC (Analog to Digital Converter)
DT-51 Application Note
DT-51 Application Note AN36 Dot Matrix Display Oleh: Tim IE & Fernandhy Kusmiawan S. (Universitas Kristen Petra) Salah satu display yang cukup diminati adalah dot matrix. Berbeda dengan seven segment atau
SIMULASI DAN ANALISIS ERROR KOMPUTASI FFT WINOGRAD 16-TITIK MENGGUNAKAN XILINX ISE 10.1I
SIMULASI DAN ANALISIS ERROR KOMPUTASI FFT WINOGRAD 16-TITIK MENGGUNAKAN XILINX ISE 10.1I Irma Yulia Basri 1 1) Universitas Negeri Padang Email : irma_yulia_77@yahoo.com Abstract - Weakness data processing
MODUL TRAINER DIGITAL YANG DIGUNAKAN SEBAGAI MODUL PEMBELAJARAN PENDIDIKAN VOKASI BIDANG ELEKTRONIKA
MODUL TRAINER DIGITAL YANG DIGUNAKAN SEBAGAI MODUL PEMBELAJARAN PENDIDIKAN VOKASI BIDANG ELEKTRONIKA Eko Mardianto 1, Mohd Ilyas Hadikusuma 2 1,2 Program Studi Teknik Elektronika Jurusan Teknik Elektro
BAB III PEMBUATAN ALAT DAN IMPLEMENTASI
BAB III PEMBUATAN ALAT DAN IMPLEMENTASI Perancangan alat pada tugas akhir ini meliputi perangkat keras (hardware) dan perangkat lunak (software). Langkah perancangan yang pertama kali dilakukan adalah
6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.
PERCOBAAN DIGITAL 6 SHIFT REGISTER 6.. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register. 6.2. TEORI DASAR Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan
COUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 3 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian SYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian SYNCHRONOUS COUNTER
SPC Application Note. SPC Blue-Link (J2) Tabel 1 Hubungan SPC Blue-Link Dengan Komputer
SPC SPC Application Note AN183 SPC Blue-Link Config Tool Oleh: Tim IE Artikel berikut ini membahas aplikasi Graphical User Interface (GUI) / Config Tool untuk SPC Blue-Link dengan menggunakan bantuan program
Praktikum Mikrokontroler. untuk D4 Lanjut Jenjang. Disiapkan oleh: Hary Oktavianto
Praktikum Mikrokontroler untuk D4 Lanjut Jenjang Disiapkan oleh: Hary Oktavianto Politeknik Elektronika Negeri Surabaya 2010 Aturan Praktikum Agar praktikum dapat berjalan dengan lancar dan tertib, praktikan
PC-Link Application Note
PC-Link Application Note AN129 Menghubungkan Analog I/O ke Komputer Melalui Serial PPI Oleh: Tim IE Sebuah contoh lagi mengenai penggunaan modul PC-Link Serial PPI dengan menggunakan bahasa pemrograman
Jobsheet Praktikum REGISTER
REGISTER A. Tujuan Kegiatan Praktikum - : Setelah mempraktekkan Topik ini, anda diharapkan dapat :. Mengetahui fungsi dan prinsip kerja register.. Menerapkan register SISO, PISO, SIPO dan PIPO dalam rangkaian
Percobaan 4. ADC & DAC Based I2C
Percobaan 4 ADC & DAC Based I2C I. Tujuan 1. Untuk mengenal Modul Serial port dengan I 2 C 2. Mempelajari Konfigurasi Input dan ADC dan DAC serial port dengan I 2 C II. Ruang Lingkup A. Teori Singkat Pada
IMPLEMENTASI ALGORITMA KRIPTOGRAFI VERNAM CIPHER BERBASIS FPGA
IMPLEMENTASI ALGORITMA KRIPTOGRAFI VERNAM CIPHER BERBASIS FPGA [1] Mohammad Jumeidi, [2] Dedi Triyanto, [3] Yulrio Brianorman [1][2][3] Jurusan Sistem Komputer, Fakultas MIPA Universitas Tanjungpura Jl.
I. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 7 Monitoring Suhu dan Cahaya ke PC
MODUL 7 Monitoring Suhu dan Cahaya ke PC I. Pendahuluan Pada praktikum ini, anda akan mencoba memanfaatkan fasilitas komunikasi serial pada mikrokontroler AVR ATmega8535. Modul praktikum sebelumnya adalah
ANALISA ADC 0804 dan DAC 0808 MENGGUNAKAN MODUL SISTEM AKUISISI DATA PADA PRAKTIKUM INSTRUMENTASI ELEKTRONIKA
ANALISA ADC 0804 dan DAC 0808 MENGGUNAKAN MODUL SISTEM AKUISISI DATA PADA PRAKTIKUM INSTRUMENTASI ELEKTRONIKA Disusun oleh : Nama : Ferdian Cahyo Dwiputro dan Erma Triawati Ch, ST., MT NPM : 16409952 Jurusan
Modul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
BAB III DESAIN DAN PENGEMBANGAN SISTEM
BAB III DESAIN DAN PENGEMBANGAN SISTEM 3.1 Perangkat Keras Perancangan perangkat keras untuk sistem kontrol daya listrik diawali dengan merancangan sistem sensor yang akan digunakan, yaitu sistem sensor
BAB III RANCANG BANGUN SISTEM KARAKTERISASI LED. Rancangan sistem karakterisasi LED diperlihatkan pada blok diagram Gambar
BAB III RANCANG BANGUN SISTEM KARAKTERISASI LED 3.1. Rancang Bangun Perangkat Keras Rancangan sistem karakterisasi LED diperlihatkan pada blok diagram Gambar 3.1. Sistem ini terdiri dari komputer, antarmuka
APLIKASI RFID UNTUK PEMISAHAN PRODUK PADA INDUSTRI
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap 2004/2005 APLIKASI RFID UNTUK PEMISAHAN PRODUK PADA INDUSTRI Alexander Nicolas 0500577602 Frederic Yolanda 0500586683
BAB III PERANCANGAN SISTEM
BAB III PERANCANGAN SISTEM 3.1 Prinsip Kerja Sistem Yang Dirancang Pada dasarnya alat yang dibuat ini adalah untuk melakukan suatu transfer data karakter menggunakan gelombang radio serta melakukan pengecekan
BAB 3 PERANCANGAN SISTEM
BAB 3 PERANCANGAN SISTEM Perancangan sistem pada timbangan digital sebagai penentuan pengangkatan beban oleh lengan robot berbasiskan sensor tekanan (Strain Gauge) dibagi menjadi dua bagian yaitu perancangan
BAB III PERANCANGAN SISTEM
BAB III PERANCANGAN SISTEM 3.1 Rancangan Perangkat Keras 3.1.1 Blok Diagram Sistem Blok diagram dari sistem AVR standalone programmer adalah sebagai berikut : Tombol Memori Eksternal Input I2C PC SPI AVR
BAB III PERANCANGAN SISTEM
36 BAB III PERANCANGAN SISTEM 3.1 Diagram Blok Rangkaian Perancangan sistem traffic light pada empat persimpangan pada jalan raya ini menggunakan Arduino uno, yang berfungsi untuk mengontrol atau memonitor
BAB III PERANCANGAN SISTEM PEMROGRAMAN DAN IMPLEMENTASI ROBOT KARTESIAN
21 BAB III PERANCANGAN SISTEM PEMROGRAMAN DAN IMPLEMENTASI ROBOT KARTESIAN Rancang bangun robot kontur kartesian ini melibatkan beberapa unsur sistem yang digabung menjadi satu kesatuan yang saling berkaitan
MODUL PRAKTIKUM S1 LABORATORIUM TEKNIK DIGITAL FAKULTAS TEKNIK ELEKTRO UNIVERSITAS TELKOM
PELINDUNG Dekan Dr. Ir. Rina Pudji Astuti M.T. Kepala Bidang Keahlian Achmad Rizal, Ssi., MT Koordinator Dosen Teknik Digital Denny Darlis, Ssi., MT Dosen Pembimbing Laboratorium Denny Darlis, S.Si., MT
BAB III DESKRIPSI DAN PERANCANGAN SISTEM
BAB III DESKRIPSI DAN PERANCANGAN SISTEM 3.1. DESKRIPSI KERJA SISTEM Gambar 3.1. Blok diagram sistem Satelit-satelit GPS akan mengirimkan sinyal-sinyal secara kontinyu setiap detiknya. GPS receiver akan
BAB 3 PERANCANGAN SISTEM. ruangan yang menggunakan led matrix dan sensor PING))). Led matrix berfungsi
BAB 3 PERANCANGAN SISTEM 3.1 Pengertian Umum Perancangan Media Penyampaian Informasi Otomatis Dengan LED Matrix Berbasis Arduino adalah suatu sistem media penyampaian informasi di dalam ruangan yang menggunakan
Rangkaian Adder dengan Seven Segment
Rangkaian Adder dengan Seven Segment Diajukan untuk memenuhi kelulusan mata kuliah Teknik Rangkaian Terintegrasi Dosen : Ni matul Ma muriyah, M.Eng Disusun oleh: Thursy Rienda Aulia Satriani (1221009)
Pengenalan CodeVisionAVR
Pengenalan CodeVisionAVR Hendawan Soebhakti Oktober 2009 Sub Pokok Bahasan Pengenalan CodeVision Menampilkan Data Ke Port Output Membaca Data Dari Port Input 2 CodeVisionAVR C Compiler CodeVisionAVR C
Percobaan 2 PENGENALAN INTERFACE SERIAL DAN UART
Percobaan 2 PENGENALAN INTERFACE SERIAL DAN UART I. Tujuan 1. Untuk Mengenal Modul Serial port dan Mempelajari Konfigurasi Input dan Output dari serial port 2. Dapat membuat program untuk pengiriman dan
III. METODE PENELITIAN. Penelitian dan perancangan tugas akhir ini telah dimulai sejak bulan Agustus
III. METODE PENELITIAN A. Tempat dan Waktu Penelitian dan perancangan tugas akhir ini telah dimulai sejak bulan Agustus 2009, dilakukan di Laboratorium Konversi Energi Elektrik dan Laboratorium Sistem
SATUAN ACARA PERKULIAHAN UNIVERSITAS GUNADARMA
Mata Kuliah Kode / SKS Program Studi Fakultas : Pemrograman Devais FPGA : IT012254 / 2 SKS : Sistem Komputer : Ilmu Komputer & Teknologi Informasi 1 Pengenalan dan konsep dasar FPGA TIU: konsep dasar FPGA
BAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Perkembangan teknologi komunikasi dalam sepuluh tahun terakhir meningkat dengan sangat cepat. Salah satunya adalah televisi digital. Televisi digital adalah
UNIVERSITAS BINA NUSANTARA. Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Ganjil tahun 2006/2007
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Ganjil tahun 2006/2007 PENGAPLIKASIAN IC AT89S52 DALAM PERANCANGAN PLC Suyong Mursalim 0300459936 Abstrak Saat ini PLC
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA Dwi Herlambang; Dicki Hugo Joputra; Rudy Susanto Computer Engineering Department, Faculty of Engineering, Binus University Jl. K.H. Syahdan No. 9, Palmerah, Jakarta
PC-Link. 1x Komputer / Laptop dengan OS Windows 2000, Windows XP atau yang lebih tinggi. Gambar 1 Blok Diagram AN200
PC-Link PC-Link Application Note AN200 GUI Digital Input dan Output Oleh: Tim IE Aplikasi ini akan membahas software GUI (Grapic User Interface) yang digunakan untuk mengatur Digital Input dan Output pada.
LAPORAN RESEARCH GRANT PENGEMBANGAN MODUL APLIKASI INTERFACING I/O PARALEL DAN I/O SERIAL UNTUK PENGENDALIAN UNIT MELALUI JARINGAN LOKAL.
LAPORAN RESEARCH GRANT PENGEMBANGAN MODUL APLIKASI INTERFACING I/O PARALEL DAN I/O SERIAL UNTUK PENGENDALIAN UNIT MELALUI JARINGAN LOKAL Oleh : Mutaqin, M.Pd., M.T. Haryanto, M.Pd., M.T. PROGRAM STUDI