Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language)
|
|
- Susanto Oesman
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara, Condong Catur, Sleman, Yogyakarta Indonesia 1 ferrywahyu@gmail.com Aplikasi suatu sistem perangkat keras seringkali menggunakan rangkaian penyimpan (storage circuit), untuk menyimpan data yang akan dikeluarkan pada suatu kondisi tertentu. Rangkaian penyimpanan data dibedakan menjadi dua jenis yaitu rangkaian penyimpan data tetap (static data) dan rangkaian penyimpan data dinamis (dynamic data). Rangkaian penyimpan data tetap dapat berupa Read Only Memory (ROM), yaitu piranti yang mempunyai nilai data tertentu dan datanya berada pada piranti tersebut. Ada juga kasus, dimana suatu piranti yang datanya bersifat tidak menguap (non-volatile) dapat disebut sebagai ROM, yaitu kondisi dimana suatu data program yang telah di-upload dari komputer ke piranti, setelah dihilangkan catu daya piranti tersebut, maka datanya tidak hilang. Sedangkan, rangkaian penyimpan data dinamis dapat berupa Random Access Memory (RAM), yaitu piranti yang mempunyai data yang dapat diubah-ubah oleh suatu masukan tertentu sebagai data masukan. Suatu kasus yang berlawanan prinsip dengan ROM, dimana suatu piranti yang datanya bersifat mudah menguap (volatile) maka piranti tersebut bersifat sebagai RAM, karena datanya harus dimasukkan lagi ketika piranti dihubungkan dengan catu daya lagi. Persamaan antara ROM dan RAM adalah keduanya mempunyai alamat dan data. Model ROM dapat dibuat dengan mengimplementasikan dalam Field Programmable Gate Array (FPGA) menggunakan bahasa deskripsi perangkat keras VHSIC Hardware Description Language (VHDL); VHSIC kepanjangan dari Very High Speed Integrated Circuit, yaitu rangkaian terpadu berkecepatan sangat tinggi. Pembuatan ROM menggunakan VHDL dibagi menjadi dua, yaitu pembuatan ROM sederhana dan pembuatan ROM yang lebih besar. Pembuatan ROM yang sederhana dapat menggunakan larik (array), yang mempunyai kapasitas data yang sedikit dan terbatas, sedangkan pembuatan ROM yang lebih besar membutuhkan ruang penyimpanan yang lebih besar dan biasanya masih mengacu pada suatu teknologi vendor tertentu, sehingga perancangannya tidak bebas. Pembuatan ROM yang sederhana ada beberapa cara yang dapat digunakan, yaitu: 1. Kode VHDL untuk membuat ROM dengan data pada signal Penulisan library ieee yang digunakan dalam pembuatan ROM, selain menggunakan std_logic_1164 adalah std_logic_unsigned. Kedua library ini perlu dituliskan agar kode VHDL untuk membuat ROM dapat dikompile. Kode VHDL untuk membuat ROM dapat dituliskan data tersimpan pada tipe data signal. Tipe data ROM berupa array (larik) yang menunjukkan urutan alamat ROM dan datanya berupa std_logic atau std_logic_vector.
2 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity rom_signal is architecture watak of rom_signal is type rom_type is array(0 to 7) of std_logic_vector(7 downto 0); signal rom : rom_type:=(" "," "," ", Gambar 1. Kode VHDL untuk ROM pada signal Penulisan kode VHDL untuk to dan downto menunjukkan suatu urutan data, misalkan 0 to 3 berarti urutannya akan berupa 0, 1, dan 2, sedangkan 2 downto 0 maka urutannya akan berupa 2, 1, dan 0. Alamat data pada ROM harus berupa tipe data integer, sehingga alamat addr pada ROM harus diubah menjadi integer menggunakan conv_integer(addr). Data ROM dan data yang akan ditampilkan (data_out) harus mempunyai panjang data yang sama. Gambar 2 Diagram bentuk gelombang kode VHDL dari gambar 1 Gambar 2 menunjukkan diagram bentuk gelombang kode VHDL dari gambar 1. Alamat ROM (addr) berupa 4 bit (3:0), sedangkan data keluaran (data_out) dari ROM berupa 8 bit. Pada gambar 2, alamat 0 mempunyai data keluaran F0, alamat 5 mempunyai data keluaran 55, dan Gambar 3 Floorplan dari kode VHDL gambar 1
3 Pada gambar 3, terlihat bahwa desain ROM menempati pada sebagian kecil dari kapasitas FPGA Xilinx yang disediakan, dan berada di pojok kiri atas. Komponen untuk membuat desain ROM pada FPGA Xilinx menggunakan 4 slices, 8 LUT 4 masukan, dan 11 bonded IOB (4%). Total waktu tunda yang digunakan sekitar 6,546ns, yang terdiri dari 5,194ns waktu tunda logic dan 1,352ns waktu tunda route. 2. Kode VHDL untuk membuat ROM dengan data pada konstanta Penulisan library ieee dalam pembuatan ROM menggunakan data pada konstanta mempunyai library yang sama dengan pembuatan ROM menggunakan data pada signal. Kode VHDL untuk membuat ROM dapat dituliskan data tersimpan pada tipe data constant. Tipe data ROM berupa array (larik) yang menunjukkan urutan alamat ROM dan datanya berupa std_logic atau std_logic_vector, sama dengan gambar 1. library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity rom_constant is architecture watak of rom_constant is type rom_type is array(0 to 7) of std_logic_vector(7 downto 0); constant rom : rom_type:=(" "," "," ", Gambar 4. Kode VHDL untuk ROM pada constant Penulisan kode VHDL untuk alamat berupa array(0 to 7), merupakan integer, yang berarti 3-bit (std_logic_vector(2 downto 0)), sehingga ketika menuliskan panjang bit alamat berupa 3 downto 0 maka ketika dikompile akan didapatkan peringatan bahwa bit 3 ada, namun tidak pernah digunakan. Gambar 5 Diagram bentuk gelombang kode VHDL dari gambar 4 Gambar 5 menunjukkan diagram bentuk gelombang kode VHDL dari gambar 4. Alamat ROM (addr) berupa 3 bit (2:0), sedangkan data keluaran (data_out) dari ROM berupa 8 bit. Pada gambar 5, alamat 6 mempunyai data keluaran 1D, alamat 4 mempunyai data keluaran 33, dan
4 Gambar 6 Floorplan dari kode VHDL gambar 4 Pada gambar 6, terlihat bahwa desain ROM menempati pada sebagian kecil dari kapasitas FPGA Xilinx yang disediakan, dan berada di pojok kiri atas. Komponen untuk membuat desain ROM pada FPGA Xilinx menggunakan 4 slices, 8 LUT 4 masukan, dan 11 bonded IOB (4%). Total waktu tunda yang digunakan sekitar 6,546ns, yang terdiri dari 5,194ns waktu tunda logic dan 1,352ns waktu tunda route. 3. Kode VHDL untuk membuat ROM dengan data pada package Penulisan library ieee untuk membuat package, cukup hanya dengan std_logic_1164 saja kemudian arsitektur ROM-nya. Pemanggilan package harus disertai dengan library work, kemudian.nama package-nya, yaitu rom_package. library IEEE; use IEEE.STD_LOGIC_1164.ALL; Package rom_package is subtype rom_word is std_logic_vector(7 downto 0); type rom_type is array(0 to 7) of rom_word; constant rom : rom_type:=(" "," "," ", end rom_package; library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; Use work.rom_package.all; entity rom_pack is architecture Behavioral of rom_pack is end Behavioral; Gambar 7. Kode VHDL untuk ROM pada package
5 Kelebihan penulisan kode VHDL menggunakan cara package, yaitu lebih mudah untuk menuliskan alamat dan data ROM pada blok terpisah dan lebih efisien jika package digunakan tidak hanya untuk satu blok pemanggilan saja, karena jika hanya menggunakan satu blok pemanggilan, penulisannya agak panjang. Ketika dikompile, didapatkan proses yang sama dengan kedua cara pembuatan ROM sebelumnya. Gambar 8 Diagram bentuk gelombang kode VHDL dari gambar 4 Gambar 8 menunjukkan diagram bentuk gelombang kode VHDL dari gambar 7. Alamat ROM (addr) berupa 3 bit (2:0), sedangkan data keluaran (data_out) dari ROM berupa 8 bit. Pada gambar 8, alamat 6 mempunyai data keluaran 1D, alamat 4 mempunyai data keluaran 33, dan Gambar 9 Floorplan dari kode VHDL gambar 7 Pada gambar 9, terlihat bahwa desain ROM menempati pada sebagian kecil dari kapasitas FPGA Xilinx yang disediakan dan serupa dengan gambar floorplan desain yang sebelumnya. Komponen untuk membuat desain ROM pada FPGA Xilinx menggunakan 4 slices, 8 LUT 4 masukan, dan 11 bonded IOB (4%). Total waktu tunda yang digunakan sekitar 6,546ns, yang terdiri dari 5,194ns waktu tunda logic dan 1,352ns waktu tunda route. Daftar Pustaka Pedroni V.A., 2004, Circuit Design with VHDL, MIT Press, London, England. Sjoholm, S. dan Lindh, L., 1997, VHDL for designers, Prentice Hall Europe, Great Britain. Short, K.L., 2009, VHDL for Engineers, Pearson Education, Inc, Upper Saddle River, New Jersey.
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara,
Lebih terperinciIMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER Ferry Wahyu Wibowo STMIK AMIKOM Yogyakarta e-mail : ferrywahyuwibowo@scientist.com Abstraksi Paper ini membahas
Lebih terperinciDesign Capture dalam Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)
Design Capture dalam Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring
Lebih terperinciMATERI PELATIHAN VHDL UNTUK SINTESIS
MATERI PELATIHAN VHDL UNTUK SINTESIS LABORATORIUM ELEKTRONIKA DASAR JURUSAN TEKNIK ELEKTRO INSTITUT TEKNOLOGI SEPULUH NOPEMBER (ITS) S U R A B A Y A Materi Pelatihan VHDL 1. Review Sistem Digital 2. HDL
Lebih terperinciAnalisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)
Analisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road
Lebih terperinciIMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY (FPGA) UNTUK MEMBUAT GAME RICOCHET. Naskah Publikasi. diajukan oleh Astona Sura Satrida
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY (FPGA) UNTUK MEMBUAT GAME RICOCHET Naskah Publikasi diajukan oleh Astona Sura Satrida 08.11.2471 Kepada SEKOLAH TINGGI MANAJEMEN INFORMATIKA DAN KOMPUTER AMIKOM
Lebih terperinciPengenalan FPGA oleh Iman Taufik Akbar
Pengenalan FPGA oleh Iman Taufik Akbar Tutorial singkat ini akan membahas mengenai FPGA (Field Programmable Gate Array). Adapun FPGA yang akan digunakan adalah produk dari Digilent yang menggunakan Xilinx
Lebih terperinciPengenalan VHDL. [Pengenalan VHDL]
Pengenalan VHDL A. Pengenalan Bahasa VHDL VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika
Lebih terperinciBAB 1. Pendahuluan. diprogram secara digital ditemukan seperti IC sederhana seperti General Array
BAB 1 Pendahuluan 1.1 Latar Belakang Perkembangan dunia dalam segala aspek kehidupan makin hari semakin cepat apalagi belakangan ini sangat pesat sekali perkembangnya, terutama perkembangan pada dunia
Lebih terperinciPerancangan Aritmetic Logic Unit (ALU) pada FPGA
MODUL III Perancangan Aritmetic Logic Unit (ALU) pada FPGA I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan Aritmetic Logic Unit (ALU) pada IC FPGA dengan pendekatan
Lebih terperinciuntuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
Lebih terperinciPertemuan ke 5 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Manfaat Relevansi Learning Outcome Materi I. Rangkaian Memori Terbatas RAM dinamik
Pertemuan ke 5 1 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang proses Rangkaian memori terbatas, dan penentuan kelas yang berbeda Manfaat Memberikan kompetensi untuk
Lebih terperinciMetodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC))
Metodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM
Lebih terperinciBAB 3. Perancangan Sistem
BAB 3 Perancangan Sistem 3.1 Rancangan Sistem Rancangan Sistem secara keseluruhan dapat dilihat pada Gambar 3.1 Gambar 3.1 Blok Diagram Sistem Berdasarkan Gambar 3.1 mengenai Blok Diagram Sistem terdapat
Lebih terperinciImplementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL
Implementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL Agfianto Eko Putra 1, Heru Arif Yuliadi 2 1,2 Elektronika dan Instrumentasi (ELINS), FMIPA Universitas Gadjah Mada, Bulaksumur,
Lebih terperinciMULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had the evolution of personal
Lebih terperinciI. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 3 Stopwatch
MODUL 3 Stopwatch I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mengembangkan sebuah sistem pada IC FPGA Spartan-II buatan menggunakan software ISE WebPack. Sistim yang dibuat adalah sebuah
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Satria Indrawan Putra (18011034) Albhikautsar Dharma Kesuma (13511058) Asisten: Luqman Muh. Zagi (13208032) Tanggal Percobaan: 06/12/12 EL2195-Praktikum Sistem
Lebih terperinciFPGA Field Programmable Gate Array
FPGA Field Programmable Gate Array Missa Lamsani Hal 1 FPGA FPGA (Field Programable Gate Array) adalah rangkaian digital yang terdiri dari gerbanggerbang logika dan terinterkoneksi sehingga dapat terhubung
Lebih terperinciTUTORIAL. Tabel Kebenaran Full Adder : Cin B A Sum Cout
TUTORIAL Desain dan Simulasi Rangkaian Digital dengan OrCAD 9.1 Oleh : Agus Bejo Program Diploma Teknik Elektro Fakultas Teknik, Universitas Gadjah Mada Berikut ini adalah panduan untuk merancang sebuah
Lebih terperinciPURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL
PURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL Agfianto Eko Putra 1, Arsyad Muhammad Fajri 2 1,2 ) Program Studi Elektronika & Instrumentasi, Jurusan Fisika Fakultas MIPA,
Lebih terperinciMODUL II Perancangan FPGA untuk Implementasi Rangkaian Sequential dan Kombinational
MODUL II Perancangan FPGA untuk Implementasi Rangkaian Sequential dan Kombinational I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan rangkaian logika sequential
Lebih terperinciField Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
Lebih terperinciLAB #3 PENGENALAN VHDL DAN PEMROGRAMAN IC GAL MENGGUNAKAN ALL-11 UNIVERSAL PROGRAMMER
LAB #3 PENGENALAN VHDL DAN PEMROGRAMAN IC GAL MENGGUNAKAN ALL-11 UNIVERSAL PROGRAMMER TUJUAN 1. Mempelajari elemen-elemen dasar VHDL yang diimplementasikan dalam Warp. 2. Membuat aplikasi sederhana menggunakan
Lebih terperinciI. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 4 Kalkulator 4-bit
MODUL 4 Kalkulator 4-bit I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mendisain beberapa sub-disain dari sebuah sistem besar stopwatch menggunakan VHDL. Sub-disain yang dibuat ada empat
Lebih terperinciBAB 1 PENDAHULUAN. dengan teknologi digital, maka perangkat tersebut memiliki sebuah integrated
BAB 1 PENDAHULUAN 1.1 Latar Belakang Teknologi digital kini sudah dapat dinikmati hampir di semua produk yang ada di sekitar kita. Mulai dari kamera, televisi, telepon, sampai mesin cuci. Jika sebuah perangkat
Lebih terperinciPercobaan IV PENGENALAN VHDL
IV- Percobaan IV PENGENALAN VHDL IV. Tujuan. Mempelajari elemen-elemen dasar VHDL yang diimplementasikan dalam Warp. 2. Membuat aplikasi sederhana menggunakan VHDL. 3. Mensimulasikan aplikasi tersebut.
Lebih terperinciMODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA Dwi Herlambang; Dicki Hugo Joputra; Rudy Susanto Computer Engineering Department, Faculty of Engineering, Binus University Jl. K.H. Syahdan No. 9, Palmerah, Jakarta
Lebih terperinciBAB I PENDAHULUAN Latar Belakang Rumusan Masalah Tujuan
BAB I PENDAHULUAN 1.1 Latar Belakang Field Programmable Gate Array (FPGA) ialah IC digital yang sering digunakan untuk mengimplementasikan rangkain digital. Jika dilihat dari segi namanya, Field Programmable
Lebih terperinciBAB X MEMORY. RAM (Random Access Memory) DRAM (Dynamic RAM) SRAM (Static RAM) MOS. Kementerian Pendidikan dan Kebudayaan Politeknik Negeri Malang
BAB X MEMORY Capaian Pembelajaran Setelah mempelajari materi ini, mahasiswa akan mampu : Menjelaskan pengertian penyimpan (memory) data digital. Menjelaskan pengertian dan perbedaan sistem memory RAM dan
Lebih terperinciDEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) ISSN:2085-6989 Oleh: Muhammad Irmansyah Jurusan Teknik Elektro Politeknik Negeri Padang Kampus Unand Limau Manis Padang ABSTRACT In middle
Lebih terperinciPROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS. Mochammad Fadhli Zakiy, Rizki Satya Utami
PROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS Mochammad Fadhli Zakiy, Rizki Satya Utami Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika ITB Abstrak Praktikum kali
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Reno Rasyad (13511045) Yonas Dwiananta (18011015) Asisten: Rizka Widyarini Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik
Lebih terperinciImplementasi Penampil Citra Dengan Menggunakan Picoblaze FPGA
Implementasi Penampil Citra Dengan Menggunakan Picoblaze FPGA Debyo Saptono 1,Reza Aditya Firdaus 2,Atit Pertiwi 3 1Fakultas Teknik-Jurusan Teknik Elektro, Universitas Gunadarma, Depok 16424 E-mail : debyo@staff.gunadarma.ac.id
Lebih terperinciBAB I PENDAHULUAN. komunikasi nirkabel mulai dari generasi 1 yaitu AMPS (Advance Mobile Phone
BAB I PENDAHULUAN 1.1 Latar Belakang Sistem komunikasi mengalami perkembangan yang sangat pesat terutama sistem komunikasi nirkabel. Hal ini dikarenakan tuntutan masyarakat akan kebutuhan komunikasi di
Lebih terperinciLaboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
MODUL 2 PENGENALAN DESAIN MENGGUNAKAN FPGA Iskandar Setiadi (13511073) Asisten: Alfian Abdi / 13208044 Tanggal Percobaan: 01/10/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro -
Lebih terperinciMERGESORT DALAM TINGKAT REGISTER TRANSFER LOGIC BERBASIS FIELD PROGRAMMABLE GATE ARRAY
MERGESORT DALAM TINGKAT REGISTER TRANSFER LOGIC BERBASIS FIELD PROGRAMMABLE GATE ARRAY Ferry Wahyu Wibowo Dosen STMIK AMIKOM Yogyakarta ferrywahyu@gmail.com Abstrak Telah dibuat rangkaian yang berfungsi
Lebih terperinciQUARTUS DAN CARA PENGGUNAANNYA
QUARTUS DAN CARA PENGGUNAANNYA A. Pengertian Software Quartus Quartus merupakan sebuah software yang digunakan untuk membuat simulasi rangkaian logika secara digital dengan memanfaatkan bahasa deskripsi
Lebih terperinciPERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1
PERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1 Disusun oleh Nama : Hannita Andriani NPM : 13410128 Jurusan : Teknik Elektro Dosen Pembimbing I : Dr. Wahyu Kusuma
Lebih terperinciBAB I PENDAHULUAN 1.1 LATAR BELAKANG
BAB I PENDAHULUAN 1.1 LATAR BELAKANG Perkembangan teknologi dijital telah menunjukkan pengaruh yang luar biasa bagi kehidupan manusia. Dimulai sejak kurang lebih era tahun 60-an dimana suatu rangkaian
Lebih terperinciENTITY Entity adalah daftar dengan spesifikasi dari semua pin input dan output (port) dari sirkuit. Sintaks ditampilkan di bawah:
ENTITY Entity adalah daftar dengan spesifikasi dari semua pin input dan output (port) dari sirkuit. Sintaks ditampilkan di bawah: Sinyal mode bisa IN, OUT, INOUT, atau BUFFER. Seperti digambarkan dalam
Lebih terperinciPengenalan & Konsep Dasar FPGA. Veronica Ernita Kristianti
Pengenalan & Konsep Dasar FPGA Veronica Ernita Kristianti Apa itu FPGA? FPGA adalah suatu IC program logic dengan arsitektur seperti susunan matrik sel-sel logika yang dibuat saling berhubungan satu sama
Lebih terperinciPengkodean Kanal Reed Solomon Berbasis FPGA Untuk Transmisi Citra Pada Satelit Nano
Pengkodean Kanal Reed Solomon Berbasis FPGA Untuk Transmisi Citra Pada Satelit Nano A-51 Ainun Jariyah, Suwadi, dan Gamantyo Hendrantoro Jurusan Teknik Elektro, Fakultas Teknologi Industri, Institut Teknologi
Lebih terperinciDESAIN KONTROL PINTU BENDUNGAN OTOMATIS UNTUK MENCEGAH BANJIR MENGGUNAKAN VHDL
DESAIN KONTROL PINTU BENDUNGAN OTOMATIS UNTUK MENCEGAH BANJIR MENGGUNAKAN VHDL Beauty Anggraheny Ikawanty 9 Abstrak Di Indonesia masih banyak penggunaan buka tutup pintu pada bendungan dilakukan secara
Lebih terperinciASIC Application Spesific Integrated Circuit
ASIC Application Spesific Integrated Circuit Missa Lamsani Hal 1 ASIC Application Specific Integrated Circuit ASIC (application specific integrated circuit) adalah microchip atau semikonduktor yang dirancang
Lebih terperinciBAB 1 PENDAHULUAN. Penggunaan teknik penjamakan dapat mengefisienkan transmisi data. Pada
BAB 1 PENDAHULUAN 1.1 Latar Belakang Penggunaan teknik penjamakan dapat mengefisienkan transmisi data. Pada salah satu teknik penjamakan, yaitu penjamakan pembagian frekuensi (Frequency Division Multiplexing,
Lebih terperinciPROGRAMMABLE LOGIC DEVICES
PROGRAMMABLE LOGIC DEVICES Hardware make softer, software make harder Perkembangan Teknologi Logic Device Definisi PLD Konsep Dasar PLD Jenis-jenis PLD : PAL, PLA, GAL Memprogram dan men-develop pogram
Lebih terperinciSISTEM BILANGAN DIGITAL
SISTEM BILANGAN DIGITAL Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara, Condong Catur, Sleman, Yogyakarta Indonesia 1 ferrywahyu@gmail.com 1. Sistem bilangan
Lebih terperinciOrganisasi & Arsitektur Komputer
Organisasi & Arsitektur Komputer 1 Memori Eko Budi Setiawan, S.Kom., M.T. Eko Budi Setiawan mail@ekobudisetiawan.com www.ekobudisetiawan.com Teknik Informatika - UNIKOM 2013 Memori 2 Pengertian Memori
Lebih terperinciAPLIKASI RFID UNTUK PEMISAHAN PRODUK PADA INDUSTRI
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap 2004/2005 APLIKASI RFID UNTUK PEMISAHAN PRODUK PADA INDUSTRI Alexander Nicolas 0500577602 Frederic Yolanda 0500586683
Lebih terperinciAplikasi FPGA dalam Pengontrolan Ruangan
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap 2003/2004 Aplikasi FPGA dalam Pengontrolan Ruangan Hendri 0400539326 Tinus Chondro 0400530112 Robin Saor 0400535826
Lebih terperinciSIMULASI DAN ANALISIS ERROR KOMPUTASI FFT WINOGRAD 16-TITIK MENGGUNAKAN XILINX ISE 10.1I
SIMULASI DAN ANALISIS ERROR KOMPUTASI FFT WINOGRAD 16-TITIK MENGGUNAKAN XILINX ISE 10.1I Irma Yulia Basri 1 1) Universitas Negeri Padang Email : irma_yulia_77@yahoo.com Abstract - Weakness data processing
Lebih terperinciPertemuan 10 MEMORI INTERNAL
Pertemuan 10 MEMORI INTERNAL I. Pengertian Memori internal adalah memori yang dapat diakses langsung oleh prosesor. Fungsi dari memori utama adalah: Menyimpan data yang berasal dari peranti masukan sampai
Lebih terperinciGERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh: Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had evolution in personal
Lebih terperinciUniversitas Bina Nusantara. Jurusan Sistem Komputer. Skripsi Sarjana Komputer. Semester Genap tahun 2003/2004
Universitas Bina Nusantara Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap tahun 2003/2004 PERANCANGAN SWITCHING AMPLIFIER DENGAN TEKNIK DIGITAL PULSE WIDTH MODULATION BERBASISKAN FPGA
Lebih terperinciLAPORAN TAHUNAN PENELITIAN HIBAH BERSAING
LAPORAN TAHUNAN PENELITIAN HIBAH BERSAING METODE EFISIENSI AREA INTEGRATED CIRCUIT (IC) DENGAN REDUKSI WORDLENGTHS UNTUK MENINGKATKAN KINERJA PERANGKAT KOMPUTASI ELEKTRONIK Tahun ke 1 dari rencana 3 tahun
Lebih terperinciARSITEKTUR FPGA. Veronica Ernita K.
ARSITEKTUR FPGA Veronica Ernita K. Arsitektur Dasar FPGA Antifuse. Fine, Medium, dan Coarse-grained. MUX dan LUT Logic Block. CLB, LAB dan Slices. Fast Carry Chains. Embedded in FPGA. Processor Cores.
Lebih terperinciSistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL
Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL Agfianto Eko Putra 1, Rahadian Mu alif 2 1,2 Program Studi Elektronika dan Instumentasi, Jurusan Ilmu Komputer dan Elektronika,
Lebih terperinciPenerapan Graf dan Logika dalam Perancangan Rangkaian Digital dengan Studi Kasus Jam Digital
Penerapan Graf dan Logika dalam Perancangan Rangkaian Digital dengan Studi Kasus Jam Digital James Jaya 13511089 1 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi
Lebih terperinci1. Jelaskan karakteristik memori lengkap beserta contohnya
Nama : DIYANAH AFIFAH NIM : 11018094 Tugas : Tugas3 ORKOM 1. Jelaskan karakteristik memori lengkap beserta contohnya a. Location Ada tiga lokasi keberadaan memori di dalam sistem komputer, yaitu: Memory
Lebih terperinciTugas Final Task. Mata Kuliah: Analisis dan Desain Sistem. Dosen : Henderi, M. Kom.
Tugas Final Task Mata Kuliah: Analisis dan Desain Sistem Dosen : Henderi, M. Kom. PENGEMBANGAN APLIKASI PEMESANAN MAKANAN DAN MINUMAN DENGAN SMARTPHONE BERBASIS CLIENT SERVER (Studi Kasus: Restoran XYZ)
Lebih terperinciSIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILINX
Konferensi Nasional Sistem Informasi 23, STMIK Bumigora Mataram 4-6 Pebruari 23 Makalah Nomor: KNSI-343 SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILINX Ayu Astariatun, Nelly Sulistyorini 2,
Lebih terperinciMata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 04 --
Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 04 -- This presentation is revised by @hazlindaaziz, STMIK, 2014 Acknowledgement Main Material: Stallings,
Lebih terperinciPERANCANGAN PLC MENGGUNAKAN FPGA
PERANCANGAN PLC MENGGUNAKAN FPGA Satrio Dewanto 1 ; Hadi Yoshua 2 ; Bambang 3 ; Muhammad Nabil 4 1 Jurusan Sistem Komputer, Fakultas Ilmu Komputer, Universitas Bina Nusantara, Jalan K.H. Syahdan No. 9,
Lebih terperinciBAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA
BAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA OBYEKTIF : - Memahami perangkat lunak Xilinx - Mampu menggambarkan gerbang digital dasar pada schematic editor - Mampu mensimulasikan gerbang dasar
Lebih terperinciPertemuan 4. Memori Internal
Arsitektur Komputer Pertemuan 4 Memori Internal 2 Hirarki Memori Register Cache Main Memory Disc Cache Magnetic Disc Magnetic Tape Optical Disc 3 Karakteristik Hirarki Memori Semakin Kebawah maka segitiga
Lebih terperinciDesain dan Implementasi Convolutional Encoder (2, 1, 8) dalam Field Programmable Gate Array (FPGA)
166 Jurnal Rekayasa Elektrika Vol. 9, No. 4, Oktober 2011 Desain dan Implementasi Convolutional Encoder (2, 1, 8) dalam Field Programmable Gate Array (FPGA) Ferry Wahyu Wibowo Jurusan Teknik Informatika,
Lebih terperinciBAHASA PEMROGRAMAN VHDL
BAHASA PEMROGRAMAN VHDL - Hardware Description Language (HDL) adalah bahasa yang dapat digunakan untuk mendeskripsikan sebuah sistim digital, misal, sebuah komputer atau komponen dari komputer - Ada 2
Lebih terperinciBAB 3 PERANCANGAN SISTEM. Perancangan Switching Amplifier ini dibagi menjadi tiga bagian utama, yaitu. Noise Shaping
BAB 3 PERANCANGAN SISTEM Perancangan Switching Amplifier ini dibagi menjadi tiga bagian utama, yaitu perancangan Modul Input, Modul FPGA dan Modul Output. Modul Input Digital audio dalam ROM 8 bit Bus
Lebih terperinciSATUAN ACARA PERKULIAHAN UNIVERSITAS GUNADARMA
Mata Kuliah Kode / SKS Program Studi Fakultas : Pemrograman Devais FPGA : IT012254 / 2 SKS : Sistem Komputer : Ilmu Komputer & Teknologi Informasi 1 Pengenalan dan konsep dasar FPGA TIU: konsep dasar FPGA
Lebih terperinciPERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language)
KARYA PENELITIAN PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language) Oleh : Meicsy E. I. Najoan, ST. MT. * Abstrak. Penelitian
Lebih terperinciDESAIN ARSITEKTUR DAN IMPLEMENTASI PENGKODE-PENDEKODE HARD DECISION LDPC MENGGUNAKAN ALGORITMA MESSAGE PASSING PADA FPGA
DESAIN ARSITEKTUR DAN IMPLEMENTASI PENGKODE-PENDEKODE HARD DECISION LDPC MENGGUNAKAN ALGORITMA MESSAGE PASSING PADA FPGA Architectural Design and Implementation of Hard decision LDPC Encoding-Decoding
Lebih terperinciRUMUSAN MASALAH Rumusan masalah yang diambil penulis ialah mengembangkan dari latar belakang masalah yang telah diuraikan di atas, dan dapat diperoleh
DESAIN METODE PENGATURAN DATA BARIS CITRA BLOK 8 PIXEL UNTUK IMPLEMENTASI PADA IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN QDCT DALAM PROSES KOMPRESI CITRA JPEG Drs. Lingga Hermanto, MMSi 1
Lebih terperinciPendahuluan BAB I PENDAHULUAN
Pendahuluan BAB I PENDAHULUAN 1.1. Definisi Komputer Komputer merupakan mesin elektronik yang memiliki kemampuan melakukan perhitungan-perhitungan yang rumit secara cepat terhadap data-data menggunakan
Lebih terperinciVoter dan error detector Pengujian Sistem Pengujian perpindahan mode Pengujian dengan fault injection...
DAFTAR ISI HALAMAN PENGESAHAN...iii PERNYATAAN... iv MOTO DAN PERSEMBAHAN... v PRAKATA... vi DAFTAR ISI... vii DAFTAR GAMBAR... xi DAFTAR TABEL... xiv PENGERTIAN DAN SINGKATAN... xv INTISARI... xviii ABSTRACT...
Lebih terperinciIMPLEMENTASI ALGORITMA KRIPTOGRAFI VERNAM CIPHER BERBASIS FPGA
IMPLEMENTASI ALGORITMA KRIPTOGRAFI VERNAM CIPHER BERBASIS FPGA [1] Mohammad Jumeidi, [2] Dedi Triyanto, [3] Yulrio Brianorman [1][2][3] Jurusan Sistem Komputer, Fakultas MIPA Universitas Tanjungpura Jl.
Lebih terperinciPERCOBAAN 3D : MERANCANG SEBUAH KALKULATOR SEDERHANA
PERCOBAAN 3D : MERANCANG SEBUAH KALKULATOR SEDERHANA Operasi yang telah dipelajari hingga percobaan sebelum ini adalah menggunakan pendekatan abstraksi gate-level, dimana operasi dilakukan dalam bit per
Lebih terperinciPertemuan Ke-4. Internal Memory
Pertemuan Ke-4 Internal Memory Memory pada sistem komputer dapat dibedakan menjadi : Internal memory Eksternal memory Memory digunakan untuk menyimpan data atau program yang akan diproses oleh processor.
Lebih terperinciMemory. Guna. Macam. Penyimpan Program Penyimpan Data. Semiconductor memory Magnetic/Optical Storage
memory sudjadi Memory Guna Penyimpan Program Penyimpan Data Macam Semiconductor memory Magnetic/Optical Storage Kapasitas vs kecepatan CPU Registers, ada didalam mikroprosesor. Cache memory, diluar mikroprosesor
Lebih terperinciMemori Internal. Pertemuan 4. Hirarki Memori 4/2/2014. ArsitekturKomputer DisusunOleh: Rini Agustina,S.Kom,M.Pd Dariberbagaisumber.
Pertemuan 4 ArsitekturKomputer DisusunOleh: Rini Agustina,S.Kom,M.Pd Dariberbagaisumber Hirarki Memori R e g i s t e r C a c h e M a i n M e m o r y D i s c C a c h e M a g n e t i c D i s c M a g n e
Lebih terperinciDISAIN DAN IMPLEMENTASI RANGKAIAN ELEKTRONIKA DENGAN TEKNOLOGI FPGA (Field Programble Gate Array)
1 DISAIN DAN IMPLEMENTASI RANGKAIAN ELEKTRONIKA DENGAN TEKNOLOGI FPGA (Field Programble Gate Array) Lailis Syafa ah, M.Yance Promesta Jurusan Elektro, Fakultas Teknik, Universitas Muhammadiyah Malang Jln.
Lebih terperinciPenerapan Finite State Machine Untuk Merancang Pengendali Motor Stepper Menggunakan Vhdl
e-jurnal ARODROID, Vol. 2 o.2 Juli 26 E-I : 247-772 Penerapan Finite tate Machine Untuk Merancang Pengendali Motor tepper Menggunakan Vhdl Arief Budijanto Universitas Widya Kartika Email : arief232@yahoo.com
Lebih terperinciPENJADWALAN RAMBU LALU-LINTAS DIGITAL BERBASIS MIKROKONTROLER SECARA TERPUSAT. (2)
PENJADWALAN RAMBU LALU-LINTAS DIGITAL BERBASIS MIKROKONTROLER SECARA TERPUSAT Madha Christian Wibowo (1), Jusak Irawan (2), Helmy Widyantara (3) (1),(2),(3) Sekolah Tinggi Manajemen Informatika dan Teknik
Lebih terperinciSIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILLINX
SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILLINX Nama :Ayu Astariatun NPM :16409291 Jurusan :Teknik Elektro Pembimbing :Dr. Ir. Hartono Siswono, MT Latar Belakang Masalah Vending machine adalah
Lebih terperinciLOGO. Mengenal Memory
LOGO Mengenal Memory Memory?????? Memori adalah istilah generik bagi tempat penyimpanan data dalam komputer. Memori adalah tempat menyimpan data selama dan sebelum data diproses ke processor. Karakteristik
Lebih terperinciIMPLEMENTASI FILTER DIGITAL FIR (FINITE IMPULSE RESPONSE) PADA FIELD PROGRAMMABLE GATE ARRAYS (FPGA)
1 IMPLEMENTASI FILTER DIGITAL FIR (FINITE IMPULSE RESPONSE) PADA FIELD PROGRAMMABLE GATE ARRAYS (FPGA) Rizki Jumadil Putra, Mochammad Rif an, ST., MT., dan Raden Arief Setyawan ST.,MT. Abstrak Filter FIR
Lebih terperinciMemori Utama. (Pertemuan ke-4) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto
Memori Utama (Pertemuan ke-4) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016 Hirarki Memori Registers L1 Cache L2 Cache Main memory (RAM)
Lebih terperinciDESAIN SKEMATIK ALGORITMA HISTOGRAM UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field Programmable Gate Array)
DESAIN SKEMATIK ALGORITMA HISTOGRAM UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field Programmable Gate Array) Atit Pertiwi 1 Sarifudin Madenda 2 Sunny Arief Sudiro 3 1,2,3 Jurusan Sistem Komputer,
Lebih terperinciTSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Lebih terperinciDiktat Kuliah Memory Hardware
Mikroprosesor dan Antarmuka Diktat Kuliah Memory Hardware Nyoman Bogi Aditya Karna Sisfo IMTelkom bogi@imtelkom.ac.id http://bogi.blog.imtelkom.ac.id Institut Manajemen Telkom http://www.imtelkom.ac.id
Lebih terperinciFPGA DAN VHDL TEORI, ANTARMUKA DAN APLIKASI Chapter 19
FPGA DAN VHDL TEORI, ANTARMUKA DAN APLIKASI Chapter 19 Antarmuka Pada FPGA Xilinx Spartan-3E Ferry Wahyu Wibowo Outlines Pendahuluan Analog Capture Circuit Programmable Pre-Amplifier Analog-to-Digital
Lebih terperinciPENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER ARSITEKTUR SISTEM MEMORI
PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER ARSITEKTUR SISTEM MEMORI KARAKTERISTIK MEMORI KAPASITAS SATUAN TRANSFER METODE AKSES KINERJA TIPE FISIK KARAKTERISTIK FISIK 2 KAPASITAS Kapasitas dinyatakan
Lebih terperinciIMPLEMENTASI SISTEM PAGING
IMPLEMENTASI SISTEM PAGING Ali Pangera, Dony Ariyus, Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara, Condong Catur, Sleman, Yogyakarta - Indonesia Setiap sistem operasi mempunyai
Lebih terperinciIMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN
IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL Fakultas Teknik Elektronika dan Komputer Universitas Kristen Satya Wacana Jalan Diponegoro
Lebih terperinciPERANCANGAN DAN SINTESIS ARSITEKTUR HARDWARE IFFT (INVERSE FAST FOURIER TRANSFORM) 32 TITIK BERBASIS BAHASA PEMROGRAMAN VHDL
PERANCANGAN DAN SINTESIS ARSITEKTUR HARDWARE IFFT (INVERSE FAST FOURIER TRANSFORM) 32 TITIK BERBASIS BAHASA PEMROGRAMAN VHDL Amalia Rizka Darmayanti 1, Achmad Hidayatno, S.T., M.T. 2, Darjat, S.T., M.T
Lebih terperinciMemory. Klasifikasi. Hirarki Memory
Klasifikasi Memory ROM (Read Only Memory) merupakan media penyimpan data non-volatile (volatile = menguap) yang berarti datanya tidak akan hilang meskipun power supplynya diputuskan. Contoh: ROM BIOS (ROM
Lebih terperinciPERANCANGAN UNTAI PENCARI POLINOMIAL LOKASI KESALAHAN MENGGUNAKAN ALGORITMA BERLEKAMP-MASSEY UNTUK SANDI BCH (15,5) YANG EFISIEN BERBASIS FPGA MAKALAH
PERANCANGAN UNTAI PENCARI POLINOMIAL LOKASI KESALAHAN MENGGUNAKAN ALGORITMA BERLEKAMP-MASSEY UNTUK SANDI BCH (5,5) YANG EFISIEN BERBASIS FPGA MAKALAH FRANSISKA 98/046/TK/764 JURUSAN TEKNIK ELEKTRO FAKULTAS
Lebih terperinciBAB I PENDAHULUAN. Gambar 1.1 : Xilinx Foundation Series
BAB I PENDAHULUAN OBYEKTIF : - Memahami perangkat lunak Xilinx secara umum - Memahami komponen-komponen simulator Xilinx 1.1 Perangkat Lunak Xilinx Xilink ( Xilink Foundation Series) adalah suatu perangkat
Lebih terperinciMEMORI UTAMA ( MAIN MEMORY )
MEMORI UTAMA ( MAIN MEMORY ) Memori utama merupakan media penyimpanan dalam bentuk array yang disusun word atau byte, kapasitas daya simpannya bisa jutaan susunan. Setiap word atau byte mempunyai alamat
Lebih terperinciPercepatan Menggunakan Perangkat Keras
Percepatan Menggunakan Perangkat Keras Pokok Bahasan: FPGA, ASIC, CPLD Tujuan Belajar: Setelah mempelajari dalam bab ini, mahasiswa diharapkan mampu : 1. Mengetahui dan menjelaskan perkembangan penggunaan
Lebih terperinci