MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA

Transkripsi

1 MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Reno Rasyad ( ) Yonas Dwiananta ( ) Asisten: Rizka Widyarini Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB Abstrak Percobaan yang dilakukan kali ini adalah merancang sendiri rangkaian digital yang terdiri dari tahapan desain, implementasi, dan pengujuan sistem. Persyaratannya adalah : menggunakan satu atau lebih interface yang ada di board (VGA, soundcard, LCD, USB, dan lainnya), interaktif (mempunyai input, push button, mouse, keyboard), mempunyai bagian FSM, seidikitnya terdiri dari 3 blok. Kata kunci: FPGA, VHDL, VGA. 1. PENDAHULUAN Percobaan kali ini dilakukan dengan tujuan: 1. Menspesifikasikan suatu system digital sederhana. 2. Membagi system menjadi satu atau lebih jalur data dan kembali. 3. Mendesain jalur data untuk sistem. 4. Mendesain kendali untuk sistem. 5. Mengintegrasikan jalur data dan kendali ke dalam sistem secara keseluruhan. 6. Melakukan tes menyeluruh terhadap sistem. 7. Mengimplementasikan sistem digital menggunakan FPGA dan komponen tambahan yang diperlukan. 8. Menguji dan menganalisa sistem yang sudah dibangun Untuk itu, dilakukan percobaan seperti menghasilkan keluaran berwarna merah dan putih, seperti bendera Indonesia pada layar, agar praktikan mengerti apa saja yang sebenarnya dibutuhkan untuk menghasilkan keluaran seperti diatas. Percobaan membuat kotak bertujuan sama, agar praktikan lebih paham lagi tentang kode VHDL. Percobaan terakhir dilakukan agar praktikan lebih mengerti fungsi counter dan cara kerja menggerakkan suatu objek pada VGA. 2. STUDI PUSTAKA 2.1 FSM Ada dua jenis rangkaian yaitu rangkaian kombinasional dan rangkaian sekuensial. Perbedaan mendasar dari kedua rangkaian tersebut adalah ada tidaknya memori state. Keluaran rangkaian sekuensial bergantung pada state dan bergantung pada masuknya (rangkaian Mealy) atau hanya tergantung pada state saja (rangkaian Moore) salah satu model yang sering digunakan untuk membantu merancang rangkaian sekuensial adalah Finite State Machine (FSM). Dinamakan FSM karena jumlah state yang mungkin terbatas dan rangkaian sekuensial bekerja mirip dengan mesin yang beroperasi dengan urutan state. Level abstaksi perancangan FSM pun bertingkattingkat. pada perancangan dengan level behavioral, sebelum mengimplementasikan menggunakan VHDL, kita cukup membuat state diagram atau flow chart statenya. Deklarasi-deklarasi yang harus ada pada state diagram adalah deklarasi input dan output, definisi state, transisi dan keluarannya. Gambar di bawah adalah contoh gambar state diagram FSM Mealy. 2.2 VGA Video Graphics Array (VGA) masih menjadi interface yang populer untuk sebuah tampilan. VGA interface ini masih banyak ditemukan di beberapa device sekarang, misalnya layar LCD dan proyektor. VGA interface ini terdapat juga di board altera yang kita gunakan saat ini. Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 1

2 Pada percobaan kali ini tampilan VGA digunakan agar tampilan hasil desain yang kita rancang menjadi lebih menarik, tidak terbatas hanya pada LED atau 7-Segment. Tujuan percobaan kali ini juga adalah memberikan ilustrasi penggunaan interface I/O yang ada pada FPGA, misalnya GPIO, komunikasi serial menggunakan RS232, Audio CODEC, LCD karakter 16x2, dll. Interface ke VGA menggunakan 2 jenis sinyal, yaitu : sinyal warna (Merah, Hijau, dan Biru) dan sinyal sinkron (horizontal dan vertical). Berikut adalah penjelasan beberapa sinyal yang digunakan : a. Horizontal Sync (TTL level) Sinyal ini akan aktif pada range piksel kolom 0 sampai dengan 639. Sehingga kalau sinyal ini tidak aktif, yang terjadi adalah pergantian baris. b. Vertical Sync (TTL level) Sinyal ini akan aktif pada range piksel baris 0 sampai dengan 479. Sehingga kalau sinyal ini tidak aktif, yang terjadi adalah pergantian layar, atau kembali ke baris pertama. c. Sinyal RGB (Analog 3 pin: 0,7 1 V) Sinyal ini merepresentasikan intensitas untuk masing2 komponen warna merah, hijau, dan biru untuk setiap pixel yang saat itu aktif. Sehingga yang terjadi ketiga sinyal ini berubah- ubah sesuai pixel yang sedang aktif dalam proses scanning (dari kiri ke kanan untuk setiap baris, selanjutnya dari baris paling atas sampai baris paling bawah). 3.1 PERCOBAAN Manajemen File Implementasi Gambar 3-1 Diagram Percobaan 4. HASIL DAN ANALISIS 4.1 SPESIFIKASI Buat folder sebagai direktori kerja baru untuk praktikum kali ini lakukan realisasi kode dari ide yang telah dibuat Implementasikan desain tersebut di board sehingga terlihat di monitor Proyek yang praktikan buat adalah sebuah game ping-pong sederhana. Game ini terdiri dari modus: 1. Modus 2 pemain: Game ini hanya memungkinkan untuk dimainkan oleh dua orang pemain 2. Single ball mode/ Multi-ball mode: Mode standar adalah mode single-ball, sehingga pada layar hanya terdapat satu bola saja. Sedangkan apabila mode multi-ball diaktifkan, memungkinkan untuk adanya bola lebih dari satu 3. Reset score: Memungkinkan user untuk mereset scorenya 3. METODOLOGI Peralatan yang digunakan para percobaan ini antara lain: 1. Komputer/PC yang telah terinstal program Quartus II 2. Catu daya + kabel dan konektor tambahan serta kabel downloader 3. Monitor LCD 4. FPGA devepment board tipe ALTERA DE1 Gameplay: Bola akan berjalan dengan arah kanan-bawah pada awalnya, lalu apabila menabrak dinding kanan, arah horizontal bola akan berubah menjadi ke kiri namun arah vertikal tetap. Apabila menabrak dinding kanan juga arah horizontal akan berubah menjadi ke kanan namun arah vertikal tetap. Sedangkan apabila menabrak dinding atas, bawah, ataupun kedua paddle arah vertikal bola akan berubah (apabila awalnya ke arah atas akan menjadi ke arah bawah, begitupun sebaliknya) dan arah horizontal akan tetap. Apabila bola memantul dikarenakan menabrak dinding atas, score pada pemain yang di bawah akan bertambah 1, dan apabila bola memantul dikarenakan menabrak dinding bawah, score pada pemain yang di atas akan bertambah 1. Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 2

3 Tugas pemain atas adalah menjaga agar bola tidak memantul di batas atas dengan menggerakan paddle yang dimilikinya ke kiri atau ke kanan, demikian sebaliknya untuk pemain bawah. Pemain dengan score terbanyak akan memenangkan game ini. 4.2 PROSES DESAIN Tidak dibutuhkan waktu lama untuk membuat konsep permainan ini, yang membutuhkan waktu ialah merealisasikan konsep ini menjadi deretan kode. Pada praktikum sebelumnya, kami telah berhasil membuat permainan ping-pong sederhana ini, tp tanpa scoring. Setelah praktikum, kode untuk scoring dibuat. Akan tetapi, pada saat hari praktikum selanjutnya, score tidak muncul ke layar, sehingga dilakukan perbaikan kode sampai akhirnya scoring bisa muncul di layar monitor. 4.3 HASIL Berikut adalah kode yang digunakan untuk membuat game ping-pong ini: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY color_rom_vhd IS PORT( i_clk i_left i_right i_up i_down i_25 i_10 i_5 i_pixel_column STD_LOGIC_VECTOR( 9 DOWNTO 0 ); i_pixel_row STD_LOGIC_VECTOR( 9 DOWNTO 0 ); o_red : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0 ); o_green : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0 ); o_blue : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0 )); END color_rom_vhd; ARCHITECTURE behavioral OF color_rom_vhd IS SHARED VARIABLE C_0 TEGER := 300; SHARED VARIABLE C_1 TEGER := 500; SHARED VARIABLE C2_0 TEGER := 300; SHARED VARIABLE C2_1 TEGER := 500; CONSTANT R_MAX TEGER := 480; CONSTANT C_MAX TEGER := 640; CONSTANT C_scoreatas1 TEGER := 20; CONSTANT C_scoreatas2 TEGER := 40; CONSTANT C_scorebawah1 TEGER := 420; CONSTANT C_scorebawah2 TEGER := 440; CONSTANT R_MIN TEGER := 0; CONSTANT C_MIN TEGER := 0; CONSTANT bolahawal TEGER := 600; CONSTANT bolavawal TEGER := 240; SHARED VARIABLE bolah TEGER:= 600; SHARED VARIABLE bolav TEGER:= 240; SHARED VARIABLE bolahnext TEGER:= 0; SHARED VARIABLE bolavnext TEGER:= 0; SIGNAL score1, score2, score1pul, score2pul TEGER:= 0; SIGNAL div : BIT; SIGNAL M SIGNAL B SIGNAL arahh SIGNAL arahv SIGNAL berubah CONSTANT R1 TEGER := 277; CONSTANT R4 TEGER := 335; CONSTANT R7 TEGER := 306; CONSTANT C1kiri TEGER := 12; CONSTANT C4kiri TEGER := 12; CONSTANT C7kiri TEGER := 12; CONSTANT C1kanan TEGER := 37; CONSTANT C4kanan TEGER := 37; CONSTANT C7kanan TEGER := 37; CONSTANT C2 TEGER := 39; CONSTANT C3 TEGER := 39; CONSTANT C5 TEGER := 10; CONSTANT C6 TEGER := 10; CONSTANT R2atas TEGER := 284; CONSTANT R3atas TEGER := 313; CONSTANT R5atas TEGER := 313; CONSTANT R6atas TEGER := 284; CONSTANT R2bawah TEGER := 309; CONSTANT R3bawah TEGER := 338; CONSTANT R5bawah TEGER := 338; CONSTANT R6bawah TEGER := 309; SIGNAL seg_atkir1 SIGNAL seg_atkir2 SIGNAL seg_atkir3 SIGNAL seg_atkir4 SIGNAL seg_atkir5 SIGNAL seg_atkir6 SIGNAL seg_atkir7 SIGNAL seg_atkan1 SIGNAL seg_atkan2 SIGNAL seg_atkan3 SIGNAL seg_atkan4 SIGNAL seg_atkan5 SIGNAL seg_atkan6 SIGNAL seg_atkan7 Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 3

4 SIGNAL seg_bawkir1 SIGNAL seg_bawkir2 SIGNAL seg_bawkir3 SIGNAL seg_bawkir4 SIGNAL seg_bawkir5 SIGNAL seg_bawkir6 SIGNAL seg_bawkir7 SIGNAL seg_bawkan1 SIGNAL seg_bawkan2 SIGNAL seg_bawkan3 SIGNAL seg_bawkan4 SIGNAL seg_bawkan5 SIGNAL seg_bawkan6 SIGNAL seg_bawkan7 SIGNAL menangatas SIGNAL menangbawah COMPONENT CLOCKDIV IS PORT (i_25 std_logic; i_10 std_logic; i_5 std_logic; CLK std_logic; DIVOUT: buffer BIT); end COMPONENT; BEGIN clock : CLOCKDIV PORT MAP( i_25 => i_25, i_10 => i_10, i_5 => i_5, CLK => i_clk, DIVOUT => div ); PROCESS(score1, score2) BEGIN IF (score2 =2) THEN seg_bawkir1 <= '0'; seg_bawkir4 <= '0'; seg_bawkir7 <= '0'; ELSIF (score2 =4 ) THEN seg_bawkir3 <= '0'; ELSIF (score2 =6 ) THEN ELSIF (score2 =8 ) THEN seg_bawkir1 <= '0'; seg_bawkir4 <= '0'; ELSIF (score2 =10 ) THEN seg_bawkir2 <= '0'; ELSIF (score2 =12 ) THEN seg_bawkir2 <= '0'; ELSIF (score2 =14 ) THEN seg_bawkir4 <= '0'; seg_bawkir7 <= '0'; ELSIF (score2 =16 ) THEN ELSIF (score2 =18 ) THEN ELSE seg_bawkir7 <= '0'; IF (score1 =2) THEN seg_atkir1 <= '0'; seg_atkir4 <= '0'; seg_atkir7 <= '0'; ELSIF (score1 =4 ) THEN seg_atkir3 <= '0'; ELSIF (score1 =6 ) THEN ELSIF (score1 =8 ) THEN seg_atkir1 <= '0'; seg_atkir4 <= '0'; Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 4

5 END PROCESS; ELSIF (score1 =10 ) THEN seg_atkir2 <= '0'; ELSIF (score1 =12 ) THEN seg_atkir2 <= '0'; ELSIF (score1 =14 ) THEN seg_atkir4 <= '0'; seg_atkir7 <= '0'; ELSIF (score1 =16 ) THEN ELSIF (score1 =18 ) THEN ELSE seg_atkir7 <= '0'; PROCESS(i_pixel_row,i_pixel_column, i_left, i_right, i_up, i_down) BEGIN IF ((i_pixel_column > C_0) AND (i_pixel_column < C_1) AND (i_pixel_row = R_MIN+10) ) OR ((i_pixel_column > C2_0) AND (i_pixel_column < C2_1) AND (i_pixel_row = R_MAX-10) ) THEN M <= '1'; ELSIF ((i_pixel_column > bolah-10) AND (i_pixel_column < bolah+10) AND (i_pixel_row > bolav-10) AND (i_pixel_row < bolav+10) ) THEN M <= '1'; (i_pixel_row = R1) AND (seg_bawkir1 = (i_pixel_row = R4) AND (seg_bawkir4 = (i_pixel_row = R7) AND (seg_bawkir7 = ELSIF ((i_pixel_row > R2atas) AND (i_pixel_row < R2bawah) AND (i_pixel_column = C2) AND (seg_bawkir2 = ELSIF ((i_pixel_row > R3atas) AND (i_pixel_row < R3bawah) AND (i_pixel_column = C3) AND (seg_bawkir3 = ELSIF ((i_pixel_row > R5atas) AND (i_pixel_row < R5bawah) AND (i_pixel_column = C5) AND (seg_bawkir5 = ELSIF ((i_pixel_row > R6atas) AND (i_pixel_row < R6bawah) AND (i_pixel_column = C6) AND (seg_bawkir6 = (i_pixel_row = R1-100) AND (seg_atkir1 = (i_pixel_row = R4-100) AND (seg_atkir4 = (i_pixel_row = R7-100) AND (seg_atkir7 = ELSIF ((i_pixel_row > R2atas-100) AND (i_pixel_row < R2bawah-100) AND (i_pixel_column = C2) AND (seg_atkir2 = ELSIF ((i_pixel_row > R3atas-100) AND (i_pixel_row < R3bawah-100) AND (i_pixel_column = C3) AND (seg_atkir3 = ELSIF ((i_pixel_row > R5atas-100) AND (i_pixel_row < R5bawah-100) AND (i_pixel_column = C5) AND (seg_atkir5 = ELSIF ((i_pixel_row > R6atas-100) AND (i_pixel_row < R6bawah-100) AND (i_pixel_column = C6) AND (seg_atkir6 = ELSIF ((i_pixel_row > 0) AND (i_pixel_row < 240) AND (i_pixel_column > 0) AND (menangbawah = '1')) THEN M <= '1'; ELSIF ((i_pixel_row > 240) AND (i_pixel_row < 639) AND (i_pixel_column > 0) AND (menangatas = ELSE M <= '0'; IF (B = '1') THEN o_red <= X"00"; o_green <= X"00"; o_blue <= X"FF"; ELSIF (M = '1') THEN o_red <= X"FF"; o_green <= X"00"; o_blue <= X"00"; ELSIF (M = '0') THEN o_red <= X"FF"; o_green <= X"FF"; o_blue <= X"FF"; IF ((div'event) AND (div = '1')) THEN IF ((i_left = '0') AND (C_0 > 0)) THEN C_0 := C_0-1; C_1 := C_1-1; IF ((i_right = '0') AND (C_1 <= C_MAX)) THEN C_0 := C_0 + 1; C_1 := C_1 + 1; Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 5

6 THEN IF ((i_up = '0') AND (C2_0 > 0)) C2_0 := C2_0-1; C2_1 := C2_1-1; IF ((i_down = '0') AND (C2_1 <= C_MAX)) THEN C2_0 := C2_0 + 1; C2_1 := C2_1 + 1; if (bolah=bolahawal and bolav=bolavawal) then arahh <= '1'; arahv <= '1'; elsif (bolah+10=c_max) then arahh <= '0'; arahv <= arahv; elsif (bolah-10=c_min) then arahh <= '1'; arahv <= arahv; elsif (bolav-10=r_min) then arahv <= '1'; score2 <= score2+1; elsif (bolav+10=r_max) then arahv <= '0'; score1 <= score1+1; elsif (bolav-10=r_min+10) and ((bolah-10>c_0) and (bolah+10<c_1)) then arahv <= '1'; elsif (bolav+10=r_max-10) and ((bolah-10>c2_0) and (bolah+10<c2_1)) then arahv <= '0'; arahv <= arahv; berubah <= '0'; if (arahh='1') then bolah+1; 1; bolav+1; 1; bolahnext := bolahnext := bolah- if (arahv='1') then bolavnext := bolavnext := bolav- bolav := bolavnext; bolah := bolahnext; if (score1>19) then menangatas<='1'; elsif (score2>19) then menangbawah<='1'; menangatas <= '0'; menangbawah <= '0'; END PROCESS; END behavioral; Setelah diimplementasikan, game ping-pong ini berhasil ditampilkan di layar monitor dan berfungsi dengan baik. Gambar 4-1 Hasil Implementasi Percobaan, ditampilkan di layar monitor Gambar 4-2 Hasil Implementasi Percobaan, ditampilkan di layar monitor Gambar 4-3 Hasil Implementasi Percobaan, ditampilkan di layar monitor Dapat dilihat bahwa implementasi berhasil dilakukan, dengan menampilkan score di bagian kiri layar (dapat dilihat di video). 4.4 KESESUAIAN HASIL DENGAN SPESIFIKASI Pada spesifikasi awal, kami menginginkan adanya: modus 2 pemain, single dan multi-ball mode, serta reset score. Pada akhirnya, yang terealisasikan adalah modus 2 pemain dan single-ball mode, dengan score berbentuk 7segment yang ditampilkan pada layar monitor. Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 6

7 Sebelumnya tidak ada mode untuk akhir permainan, tapi akhirnya dibuat, dimana layar yang dipakai sebagai daerah pemain tersebut akan berwarna merah apabila pemain tersebut kalah. 4.5 PEMBAGIAN KERJA Kami berdua bekerja bersama-sama untuk menghasilkan permainan ping-pong sederhana ini, kami berdiskusi dan saling membantu satu sama lain ANGGOTA KELOMPOK Reno Rasyad ( ) : rasyad.reno@gmail.com Yonas Dwiananta ( ): yonasdwiananta@gmail.com 5. KESIMPULAN Permainan ping-pong sederhana ini berhasil dibuat, dengan spesifikasi: modus 2 pemain, single-ball mode, dan menampilkan score yang berbentuk 7segment di layar monitor. Bagian layar pemain yang kalah akan ditutupi oleh warna merah. DAFTAR PUSTAKA [1] Hutabarat, Mervin T. dkk, Praktikum Sistem Digital, hal , Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Bandung, Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 7