Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL

Transkripsi

1 Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL Agfianto Eko Putra 1, Rahadian Mu alif 2 1,2 Program Studi Elektronika dan Instumentasi, Jurusan Ilmu Komputer dan Elektronika, Fakultas MIPA Universitas Gadjah Mada - Yogyakarta agfi@ugm.ac.id, @yahoo.com Abstrak - Telah diimplementasikan sebuah rangkaian digital untuk pengaturan dan pemantauan kecepatan putar motor DC ke dalam FPGA Altera EPF1K1 menggunakan VHSIC Hardware Description Language (VHDL). Sistem terdiri dari rangkaian penggerak dan rangkaian pembaca kecepatan putar motor DC. Sistem ini dapat menggerakkan motor DC dengan 1 variasi kecepatan dan besarnya kecepatan putar tersebut ditampilkan melalui 7-Segmen. FPGA menghasilkan luaran Pulse Width ation (PWM) untuk menggerakkan motor DC. Besarnya kecepatan putar motor DC dibaca oleh sensor optokopler kemudian diteruskan ke FPGA untuk ditampilkan nilainya melalui 7-segmen dalam satuan Rotasi per Detik (). Hasil pengujian luaran PWM pada FPGA menggunakan metode regresi linier, diperoleh ralat sebesar,4. Hasil pengujian kecepatan putar motor DC untuk arah putaran searah jarum jam yaitu dengan ralat sebesar,7. Sedangkan untuk yang berlawanan jarum jam diperoleh ralat sebesar,75. Jumlah LE dalam FPGA yang digunakan adalah 262 atau 45% dari kapasitas total LE yang dimiki FPGA Altera EPF1K1. Kata kunci: FPGA, VHDL, PWM, Motor DC 1. PENDAHULUAN Kendali PWM adalah suatu teknik pengendalian rangkaian analog dengan suatu keluaran pengolah digital [1]. Keluaran pengolah digital ini berupa pulsa dengan periode tertentu, dimana lebar pulsa high-nya divariasikan. PWM ini biasanya digunakan dalam pengiriman data digital, regulasi tegangan, efek suara, dan penguatan. Motor DC bisa diatur kecepatan putarnya melalui Pulse Width ation atau PWM, dengan memanfaatkan chip FPGA sebagai inti rangkaian pengendalinya. Besarnya kecepatan putar motor DC (Rotasi per Detik atau ) dibaca oleh sensor dan ditampilkan melalui 7-Segmen juga menggunakan FPGA. Penggunaan FPGA ini diharapkan dapat menjadi sebuah alternatif terobosan baru dalam mengatur kecepatan putar motor DC selain menggunakan mikrokontroler, mikroprosesor maupun chip lainnya. 2. RANCANGAN SISTEM DIGITAL Sistem pengontrolan kecepatan motor DC ini menggunakan luaran PWM yang dihasilkan melalui rangkaian digital yang diimplementasikan ke dalam FPGA Altera EPF1K1 dengan 1 macam variasi PWM (sekaligus 1 macam kecepatan putar). Sebagaimana ditunjukkan pada Gambar 1, digunakan dua buah tombol (SW1 dan SW2) yang masingmasing digunakan untuk melebarkan pulsa high PWM dan menyempitkan lebar pulsa high PWM. Dengan melebarnya pulsa high PWM maka motor DC berputar makin cepat, sebaliknya dengan menyempitnya pulsa high PWM maka motor berputar makin lambat. Saklar geser atau dipswitch digunakan untuk mengatur arah perputaran motor DC yaitu searah atau berlawanan jarum jam. Luaran FPGA yang berupa sinyal PWM dihubungkan dengan rangkaian penggerak motor DC. Selanjutnya, kecepatan putar motor DC dibaca oleh sensor rotary plate yang luarannya berupa pulsa yang kemudian diumpankan ke FPGA untuk proses pembacaan, hasilnya ditampilkan dalam ratusan (tiga digit) melalui 7-segmen Pembagi Frekuensi ini digunakan untuk membagi frekuensi yang dihasilkan oleh osilator agar sesuai dengan kebutuhan detak modul rangkaian yang lain. Dalam hal ini osilator detak pada papan perancangan memiliki frekuensi sebesar 9,6 MHz. Berikut kode VHDL-nya: ENTITY Pembagi_Frekuensi IS PORT ( Clk : in std_logic; Clock1 : out std_logic; Clock2 : out std_logic); END Pembagi_Frekuensi; ARCHITECTURE Behavioral OF Pembagi_Frekuensi IS SIGNAL Counter : std_logic_vector (23 downto ); PROCESS (Clk) if (Clk'event and Clk='1') then Counter <= Counter + 1;

2 Clock1 <= Counter(9); Clock2 <= Counter(15); 2.2. Debouncer ini digunakan untuk mengurangi efek bouncing yang biasa terjadi jika pushbutton pada papan pengembangan wizard FLEX-A1 ditekan. Berikut kode VHDL-nya: ENTITY Debouncer IS PORT( Input1, Input2 : in std_logic; Output1, Output2 : out std_logic); END Debouncer; ARCHITECTURE structural OF Debouncer IS COMPONENT D_flipflop IS PORT( D, Clock: in std_logic; Q: out std_logic); END COMPONENT; SIGNAL SQ1, SQ2: std_logic; SIGNAL Sin, Sout, Sout2: std_logic; Sin<=not(Input1); A: D_flipflop port map(sin, Input2, SQ1); A1: D_flipflop port map(sq1, Input2, SQ2); Sout<=(not(SQ2) and SQ1); Sout2<=(not(Sout)); Output1<=Sout; Output2<=Sout2; END structural; 2.3. Pencacah Naik Turun ini digunakan sebagai pencacah naik dan turun, mulai dari 1 sampai dengan 1, yang kemudian diumpankan luarannya ke modul penghasil PWM Penghasil PWM Pengaturan kecepatan putaran dilakukan dengan menggunakan menggunakan Pulse Width ation atau biasa disingkat sebagai PWM. Teknik PWM adalah cara pengalihan daya menggunakan sistem lebar pulsa untuk mengemudikan kecepatan motor. Pengaturan lebar pulsa ini menentukan kecepatan putar motor. Hubungan antara masukan terhadap luaran PWM ditunjukkan pada Tabel 1. Berikut kode VHDL untuk modul yang menghasilkan sinyal PWM: ENTITY Penghasil_PWM IS PORT( Clock: in std_logic; Input: in std_logic_vector (3 downto ); PWM : out std_logic); END Penghasil_PWM; ARCHITECTURE Behavioral OF Penghasil_PWM IS SIGNAL counter : integer; SIGNAL penentu_putaran : integer; SIGNAL PWMi : std_logic; SIGNAL faktor : integer; PROCESS(Clock) faktor <= conv_integer (input); penentu_putaran <= 14 + (8 * faktor); if (Clock'event and Clock='1') then if (counter = 94) then counter <= ; else counter <= counter + 1; if rising_edge(clock) then if (counter <= penentu_putaran ) then PWMi <= '1'; else PWMi <= ''; PWM <= PWMi; Tabel 1. Hubungan Masukan dan Luaran PWM Masukan (integer) Nilai Pembagi Frekuensi Lebar Pulsa yang Diinginkan (milidetik) 14 1, , , , , , , , , , , Penentu Arah ini digunakan menentukan arah berputarnya motor DC apakah searah jarum jam atau berlawanan. Berikut kode VHDL-nya: ENTITY Penentu_arah IS PORT( InputPWM : in std_logic; Output1 : out std_logic; Output2 : out std_logic; InputArah : in std_logic); END Penentu_arah; ARCHITECTURE Behavioral OF Penentu_arah IS PROCESS (InputArah, InputPWM) if InputArah='1' then

3 output1 <= inputpwm; output2 <= ''; else output1 <= ''; output2 <= inputpwm; 2.6. Detak Reset ini untuk menghasilkan luaran detak (clock) sebesar ±1 Hz. Luaran detak ini akan dihubungkan dengan masukan pada modul pencacah Pencacah ini digunakan untuk menghitung banyaknya rotasi perputaran motor tiap detik. Berikut kode VHDL-nya: ENTITY Pencacah_ IS PORT( Clock : in std_logic; Reset : in std_logic; Q : out std_logic_vector (7 downto )); END Pencacah_; ARCHITECTURE Behavioral OF Pencacah_ IS SIGNAL qi : std_logic_vector (7 downto ); PROCESS (clock, reset) if (reset='1') then qi <= ""; else if (clock'event and clock='1') then qi <= qi + 1; if (reset'event and reset='1') then q <= qi; 2.8. Konversi Biner BCD ini merupakan modul pengkonversian bilangan dalam format biner ke Binary Coded Decimal (BCD) untuk keperluan tampilan 3x7-segmen. Berikut VHDL-nya: ENTITY Konversi_Bin_BCD IS PORT( Biner: in STD_LOGIC_VECTOR (7 downto ); BCD: out STD_LOGIC_VECTOR (15 downto )); END Konversi_Bin_BCD; ARCHITECTURE Behavioral OF Konversi_Bin_BCD IS BCD1 : PROCESS(Biner) VARIABLE z: STD_LOGIC_VECTOR (17 downto ); for i in to 17 loop z(i) := ''; end loop; z(1 downto 3) := Biner; for i in to 4 loop if z(11 downto 8) > 4 then z(11 downto 8) := z(11 downto 8)+3; if z(15 downto 12) > 4 then z(15 downto 12) := z(15 downto 12)+3; z(17 downto 1) := z(16 downto ); end loop; BCD <= z(17 downto 8); END PROCESS BCD1; 2.9. Pencacah Pemilih ini digunakan sebagai pemilih dalam menentukan data dan 7-Segmen mana yang digunakan untuk menampilkan data tersebut Multiplekser Tampilan ini merupakan modul multiplekser atau dapat dikatakan sebagai pemilih dari 3 data yang akan ditampilkan melalui 7-Segmen. Data tersebut berupa sebuah bilangan biner 16 bit dimana 12 bit terendah merepresentasikan 3 data yang dimaksud Multiplekser 7-Segment ini diperlukan karena karakteristik tampilan 3x7-Segmen yang digunakan merupakan rangkaian multipleks. Walaupun agak rumit mengoperasikannya namun rangkaiannya menjadi lebih sederhana Enkoder 7-Segmen ini digunakan untuk mengkonversikan kode dalam bentuk BCD ke led-led yang sesuai dalam 7- segmen. 3. RANCANGAN SISTEM ANALOG 3.1. Rangkaian Penggerak Motor DC Rangkaian ini berfungsi sebagai penggerak (driver) berputarnya motor DC dan pengkondisi sinyal luaran optokopler menjadi gelombang kotak sempurna. Rangkaian ini terdiri dari rangkaian catudaya, penggerak motor DC dan Pemicu Schmitt, sebagaimana ditunjukkan pada Gambar Rangkaian Optokopler Optokopler adalah bagian penting dari sensor kecepatan putar motor DC. Rotary plate yang digunakan yaitu sebuah piringan dengan satu buah lobang dipinggirnya. Optokopler sebagai penghasil pulsa yang nantinya dikirim ke FPGA, sebagaimana ditunjukkan pada Gambar 3.

4 Grafik Pengujian PWM Pada Osiloskop mili detik Nilai Pembagi frekuensi Lebar Pulsa High Diinginkan Lebar Pulsa High Dihasilkan Gambar 3. Rangkaian optokopler 4. HASIL SINTESIS DAN PEMBAHASAN Hasil penggunaan sumber daya Logic Element (LE) dan flip-flop per-modul dan sistem lengkap yang diimplementasikan ke dalam FPGA Altera EPF1K1 ditunjukkan pada Tabel 2. Tabel 2. Rangkuman penggunaan LE dan Flip-flop No LE/Flip-flop 1 Pembagi Frekuensi 26 / 2 2 Debouncer 4 / 2 3 Pencacah Naik Turun 14 / 4 4 Penghasil PWM 69 / 33 5 Penentu Arah 2 / 6 Detak Reset 63 / 33 7 Pencacah 18 / 16 8 Pencacah Pemilih 6 / 6 9 Konversi Biner BCD 33 / 1 Multiplekser Tampilan 18 / 11 Multiplekser 7-Segment 4 / 12 Enkoder 7-Segment 7 / 13 gabung 262 / 116 Penggunaan LE dan flip-flop pada perancangan ini cukup banyak. Hal ini disebabkan oleh banyaknya modul yang digunakan dan pembuatan deskripsi VHDL masing-masing modul yang belum teroptimasi, fokus pada fungsinya saja. 5. PENGUJIAN ALAT DAN RANGKAIAN 5.1. Pengujian Luaran PWM Luaran PWM yang dihasilkan oleh FPGA diuji dengan menggunakan osiloskop. Grafik hasil pengujiannya ditunjukkan pada Gambar 4. Berdasarkan data grafik yang ditunjukkan pada Gambar 4, besarnya lebar pulsa high PWM yang diinginkan dengan yang dihasilkan saling mendekati. Menggunakan metode regresi linier, persamaan yang diperoleh yaitu,99x +,8 dengan ralat sebesar,4. Ralat dihasilkan akibat tundaan rambatan yang terjadi dalam FPGA. Gambar 4. Grafik pengujian PWM pada osiloskop 5.2. Pengujian Kecepatan Putar Motor DC Hasil pengujian pada 7-Segmen (luaran sistem) ditunjukkan pada Gambar 5 dan 6, masing-masing untuk searah dan berlawanan arah jarum. Grafik Perhitungan dan Pembacaan Kecepatan Putar Motor DC Lebar Pulsa High PWM (ms) Hasil Perhitungan Hasil Pembacaan 7-Segment Gambar 5. Grafik hasil perhitungan dan hasil sistem motor searah jarum jam. Berdasarkan grafik pada Gambar 5 dan 6, besarnya hasil perhitungan dan tampilan 7-Segmen saling mendekati. Persamaan yang diperoleh pada pengujian searah jarum jam yang ditunjukkan pada Gambar 5, yaitu 1,3x -,71 dengan ralat sebesar ±,7. Sedangkan untuk yang berlawanan jarum jam, sebagaimana ditunjukkan pada Gambar 6, diperoleh persamaan 1,2x +,4 dengan ralat sebesar ±,75. Ralat dihasilkan akibat tundaan rambatan atau propagation delay yang terjadi pada FPGA. Terjadinya glitch pada modul-modul pendukung juga cukup berpengaruh terhadap luaran PWM-nya. Kecepatan putar motor DC searah jarum jam dan berlawanan jarum jam terdapat sedikit perbedaan. Hal ini disebabkan oleh beban yang dipasang pada shaft motor DC yaitu berupa kipas. Kipas ini ketika berputar menghasilkan gaya sentripetal yang berbeda untuk perputaran searah dan berlawanan jarum jam. Sehingga dengan semakin cepat motor berputar maka gaya sentripetal yang dihasilkan makin besar dan gaya sentrifugal-nya mengecil.

5 Grafik Perhitungan dan Pembacaan Kecepatan Putar Motor DC Lebar Pulsa High PWM (ms) Hasil Perhitungan Hasil Pembacaan 7-Segment Gambar 6. Grafik hasil perhitungan dan hasil sistem motor berlawanan arah jarum jam Pengujian masukan PWM dengan Kecepatan putar Motor DC Pada Gambar 7 dan 8 ditunjukkan grafik perbandingan antara hasil perhitungan dan yang tampil pada 7- segmen untuk beberapa masukan nilai PWM ke motor DC melalui rangkaian penggerak menggunakan IC L293D. PWM yang diberikan pada IC L293D ini yaitu 1 khz. Sedangkan frekuensi maksimum dari L293D dalam mengolah aplikasi PWM yaitu 5 khz [2]. Dengan begitu cepatnya masukan PWM berosilasi, maka ruang tundaan propagasi pada IC L293D menjadi sempit. Hal ini menyebabkan tidak sempurnanya luaran PWM IC L93D yang diumpankan ke motor DC, sehingga motor tidak berputar pada kecepatan yang diinginkan. Oleh karena itu, IC L293D ini dapat bekerja baik untuk aplikasi PWM apabila frekuensi masukannya kurang dari 5 khz. Sistem pengaturan dan pemantauan kecepatan putar motor DC berbasis FPGA ditunjukkan pada Gambar 9. Grafik Hasil Perhitungan dan Pada 7- Segment Duty Cycle (%) Hasil Perhitungan Pada 7-Segment Gambar 7. Grafik perbandingan hasil perhitungan dan sistem untuk motor dengan gerak searah jarum jam Grafik Hasil Perhitungan dan Pada 7- Segment Duty Cycle (%) Hasil Perhitungan Pada 7-Segment Gambar 9. Sistem pengontrolan kecepatan Motor DC berbasis FPGA 6. KESIMPULAN Hasil pengujian keluaran PWM pada FPGA, dengan menggunakan metode regresi linier, diperoleh persamaan yaitu,99x +,8 dengan ralat sebesar ±,4. Hasil pengujian kecepatan putar motor DC, dengan menggunakan metode regresi linier, persamaan yang diperoleh pada pembacaan searah jarum jam (DS = OFF ) yaitu 1,3x -,71 dengan ralat sebesar ±,7. Sedangkan untuk yang berlawanan jarum jam (DS = ON ) diperoleh persamaan 1,2x +,4 dengan ralat sebesar ±,75. Jumlah LE dalam FPGA yang digunakan adalah 262 atau 45% dari kapasitas total LE yang dimiki FPGA Altera EPF1K1. Gambar 8. Grafik perbandingan hasil perhitungan dan sistem untuk motor dengan gerak berlawanan arah jarum jam. Berdasarkan grafik pada Gambar 7 dan 8, besarnya nilai hasil perhitungan dan sistem menunjukkan perbedaan yang cukup signifikan. Hal ini disebabkan karena ketidakmampuan IC penggerak motor DC L293D dalam mengolah masukan PWM. Frekuensi DAFTAR PUSTAKA [1] Barr, M., 21, Introduction to Pulse Width ation (PWM), diakses November [2] SGS Thomson Microelectronics, 1996, L293D L293DD Push-pull Four Channel Driver with Diodes, SGS Thomson Microelecronics 1

6 Cepat Pushbutton SW1 Lambat Debouncer Pencacah Naik Turun Penghasil PWM Penentu Arah Rangkaian Pengendali Motor Pushbutton SW2 Multiplekser 7-Segment Detak (Untuk Seluruh Blok) ) Crystal FPGA Pembagi Frekuensi Detak Reset Pencacah Pemilih Multiplekser Tampilan 7- Segment Detak Kecepatan Optocoupler Pencacah Konversi Biner BCD Enkoder 7-Segment Gambar 1. Diagram blok Rangkaian Pengatur Kecepatan Motor DC berbasis FPGA Gambar 2. Rangkaian penggerak Motor DC