FPGA DAN VHDL. Teori, Antarmuka dan Aplikasi

Transkripsi

1

2 FPGA DAN VHDL Teori, Antarmuka dan Aplikasi

3 UU No 19 Tahun 2002 Tentang Hak Cipta Fungsi dan Sifat hak Cipta Pasal 2 1. Hak Cipta merupakan hak eksklusif bagi pencipta atau pemegang Hak Cipta untuk mengumumkan atau memperbanyak ciptaannya, yang timbul secara otomatis setelah suatu ciptaan dilahirkan tanpa mengurangi pembatasan menurut peraturan perundang-undangan yang berlaku. Hak Terkait Pasal Pelaku memiliki hak eksklusif untuk memberikan izin atau melarang pihak lain yang tanpa persetujuannya membuat, memperbanyak, atau menyiarkan rekaman suara dan/atau gambar pertunjukannya. Sanksi Pelanggaran Pasal Barangsiapa dengan sengaja dan tanpa hak melakukan perbuatan sebagaimana dimaksud dalam pasal 2 ayat (1) atau pasal 49 ayat (2) dipidana dengan pidana penjara masing-masing paling singkat 1 (satu) bulan dan/atau denda paling sedikit Rp ,00 (satu juta rupiah), atau pidana penjara paling lama 7 (tujuh) tahun dan/atau denda paling banyak Rp ,00 (lima miliar rupiah). 2. Barangsiapa dengan sengaja menyiarkan, memamerkan, mengedarkan, atau menjual kepada umum suatu ciptaan atau barang hasil pelanggaran Hak Cipta sebagaimana dimaksud dalam ayat (1), dipidana dengan pidana penjara paling lama 5 (lima) tahun dan/atau denda paling banyak Rp ,00 (lima ratus juta rupiah) ii

4 FPGA DAN VHDL Teori, Antarmuka dan Aplikasi Ferry Wahyu Wibowo iii

5 Jl. Elang 3, No 3, Drono, Sardonoharjo, Ngaglik, Sleman Jl.Kaliurang Km.9,3 Yogyakarta Telp/Faks: (0274) Hotline: Website: Katalog Dalam Terbitan (KDT) WIBOWO, Ferry W FPGA DAN VHDL: Teori, Antarmuka dan Aplikasi/ oleh Ferry Wahyu Wibowo.--Ed.1, Cet. 1--Yogyakarta: Deepublish, Januari xxii, 414 hlm.; 25 cm ISBN 978-Nomor ISBN 1. Program I. Judul Desain cover : Herlambang Rahmadhani Penata letak : Ika Fatria Iriyanti PENERBIT DEEPUBLISH (Grup Penerbitan CV BUDI UTAMA) Anggota IKAPI (076/DIY/2012) Isi diluar tanggungjawab percetakan Hak cipta dilindungi undang-undang Dilarang keras menerjemahkan, memfotokopi, atau memperbanyak sebagian atau seluruh isi buku ini tanpa izin tertulis dari Penerbit. iv

6 KATA PENGANTAR Buku ini hadir bertujuan untuk memperkenalkan field programmable gate array (FPGA) dan very high speed integrated circuit hardware description language (VHDL) sebagai salah satu bidang hardware dan software, sekaligus untuk menunjukkan penggunaan VHDL dalam suatu aplikasi perancangan sistem elektronik. Buku ini banyak mengambil dari prosiding dan jurnal yang telah dipublikasikan oleh penulis dan terdiri dari beberapa contoh implementasi FPGA yang memungkinkan untuk digunakan sebagai buku teks berbagai level dan sebagai buku referensi. Walaupun demikian, perkembangan tool, metodologi pengembangan, dan metodologi pengujian dalam rancang bangun perangkat keras berkembang sangat cepat dan perlu diikuti. Sintaks VHDL mirip dengan bahasa pemrograman seperti C dan Pascal, tetapi sifatnya berbeda. Bahasa C dan Pascal diadaptasi untuk central processing unit (CPU), yaitu mesin serial yang menampilkan satu instruksi pada suatu waktu, sedangkan VHDL diadaptasi untuk struktur paralel dalam perangkat keras. Pada dasarnya, kinerjanya selalu lebih baik menggunakan VHDL daripada menggunakan bahasa pemrograman konvensional untuk CPU. Hal ini berarti VHDL akan jauh lebih baik digunakan sebagai bahasa implementasi dalam bentuk bahasa software. Bahkan, penggunaan mikrokontroler dapat dirancang menggunakan VHDL daripada menggunakan CPU dan kode mesin. v

7 Simulator telah dikembangkan lebih jauh di pasaran agar dapat mengeksekusi kode VHDL sebagai watak pengujian perancangan. Kode VHDL dapat dikirimkan ke Field Programmable Gate Array (FPGA) atau gate matrix. Transformasi dari kode ke teknologi perangkat keras disebut sintesis. Tool sintesis secara fungsional harus membuat perangkat keras yang mempunyai watak sesuai dengan simulasi kode VHDL. Kesulitan penulisan kode VHDL untuk sintesis memungkinkan menggunakan tool sintesis yang berbeda dalam mengubah bentuk bagian yang berbeda dari bahasa VHDL. Beberapa perancang perangkat keras mendeskripsikan watak (behavior) dalam VHDL dibandingkan merancang menggunakan gerbang-gerbang logik yang memerlukan pengaturan komponen dan wiring untuk membuatnya. Pengaturan ini harus ada untuk produktivitas dan kualitas desain yang hendak dicapai dengan mengimplementasikan teori sistem digital. Berbeda pendeskripsian perancangan menggunakan bahasa tingkat tinggi berbasis teknologi lepas, dalam hal ini VHDL, perancang dapat berkonsentrasi pada pembuatan desain secara fungsional. VHDL menyediakan lebih banyak efisiensi desain dan berdayaguna daripada menggunakan desain tingkat gerbang. Penggunaan VHDL dalam kaitan tool sintesis menunjukkan bahwa teknologi dapat diubah secara cepat dan mudah. Fasilitas tersebut dapat dieksploitasi lebih lanjut yang dikenal sebagai purwarupa dari ASIC (Aplication Spesific Integrated Circuit) yang menggunakan FPGA. Metode, struktur yang baik, pengujian dan perancangan teknologi lepas membutuhkan pengetahuan VHDL yang baik dan tepat. Keuntungan vi

8 pendeskripsian rancangan dalam bahasa tingkat tinggi dan metode pengujian mempunyai porsi dalam buku ini. Semoga buku ini bermanfaat bagi siapapun yang membacanya, khususnya yang akan memulai bidang reconfigurable computing. Buku ini masih kurang dari sempurna dan masih memerlukan pengembangan lagi, saran dan kritik senantiasa penulis terima dengan tangan terbuka. Terima kasih. Yogyakarta, Januari 2014 Ferry Wahyu Wibowo vii

9 SINGKATAN-SINGKATAN AC : Alternating current ADI : Automated Design Implementation AFG : Attenuator frequency generator ALU : Arithmetic logic unit ASCII : American Standard Code for Information Interchange ASIC : Application specific integrated circuit ASM : Algorithmic state machine ASSP : Application specific standard product AVT : Architecture verification test BCD : Binary coded decimal BER : Bit error rate BIST : Built in self test BJT : Bipolar junction transistor CAD : Computer aided design CAE : Computer added engineering CDMA : Coded division multiple access CLB : Configurable logic block CMOS : Complementary metal oxide semiconductor CPC : Convolutional product code CPLD : Complex programmable logic device CPU : Central processing unit DC : Direct current DFT : Design for test DRAM : Dynamic random access memory DSP : Digital signal processing DUT : Design under test EBCDIC : Extended binary codec decimal interchange code ECC : Error correction code EDA : Electronic design automation EEPROM : Electrically erasable and programmable read only memory EGCS : Elevator group control system EPROM : Erasable and programmable read only memory FAMOS : Floating gate ovalanche metal oxide semiconductor viii

10 FF : Flip-flop FFT : Fast fourier transform FPGA : Field programmable gate array FPLA : Field programmable logic array FSM : Finite state machine GAL : Generic array logic GCLK : Global clock GPI : General purpose interconect GUI : Graphical user interface HDL : Hardware description language HL : High level I/O : Input / output IC : Integrated circuit IEEE : Institute of Electrical and Electronic Engineers IOB : Input output block IP : Intellectual property IVT : Implementation verification test JEDEC : Joint electron device engineering council JTAG : Joint test action group LCA : Logic cell array LCD : Liquid crystal display LCS : Local control system LE : Logic element LED : Light emitting diode LSB : Least significant bit LSI : Large scale integration LUT : Look up table MCM : Multiple chip module MGT : Multi Gigabit Transceiver MOS : Metal oxide semiconductor MOSFET : Metal oxide semiconductor field effect transistor MSB : Most significant bit MSI : Medium scale integration MUX : Multiplekser Opcode : Operation code PACE : Pinout and area constraints editor PAL : Programmable logic array PALASM : PAL assembler and simulator ix

11 PC : Personal computer PCB : Printed circuit board PIP : Programmable interconnect point PLA : Programmable logic array PLC : Programmable logic control PLD : Programmable logic device PMUX : Programmable Multiplexer PROM : Programmable read only memory R/C : Resistance / capacitive R&D : Research and Development RAM : Random access memory RCA : Radio corporation of America ROM : Read only memory RTL : Register transistor logic (level) SDF : Standard delay format SerDes : Serializer / deserializer SNR : Signal to noise ratio SoC : System on Chip SOP : Sum of product SPI : Serial peripheral interface SRAM : Static random access memory SSI : Small scale integration TTL : Transistor transistor logic VHDL : Very high speed integrated circuit hardware description language VHSIC : Very high speed integrated circuit VLSI : Very large scale integration VTP : Verification test plan U-IOB : Unbonded input output block UV : Ultra violet Wi-MAX : Worldwide interoperability for microwave access x

12 DAFTAR ISI KATA PENGANTAR... v SINGKATAN-SINGKATAN... viii DAFTAR ISI... xi DAFTAR GAMBAR... xix BAB I Prinsip prinsip Sistem Digital Pendahuluan Perbandingan Elektronika Analog dan Digital Level logika digital Sistem Bilangan Desimal Notasi Posisional Sistem Bilangan Biner Notasi Posisional Sistem Bilangan Oktal Notasi Posisional Sistem Bilangan Heksadesimal Notasi Posisional Komplemen bilangan Komplemen-R Komplemen-(R-1) Sandi Biner Sandi Binary Coded Decimal (BCD) Sandi Excess 3 (XS-3) Sandi 8, 4, -2, Sandi Gray Sandi Alfanumerik Bit Paritas Logika Gerbang Operator Logika Dasar Tabel kebenaran untuk operator logika Gerbang Logika xi

13 Rangkaian logika kombinasional dari fungsi logika Referensi Pertanyaan BAB II Programmable Logic Device Pendahuluan Metode Pemrograman Perangkat Keras Teknologi Fusible Link Teknologi Antifuse Piranti Mask-Programmed PROM Teknologi berbasis EPROM Teknologi berbasis EEPROM Teknologi berbasis RAM DRAM dan SRAM PLD, ASIC dan FPGA Programmable Logic Device (PLD) PROM Programmable Logic Array (PLA) Programmable Array Logic (PAL) Complex Programmable Logic Device (CPLD) Application Spesific Integrated Circuit (ASIC) Field Programmable Gate Array (FPGA) Referensi Pertanyaan BAB III Field Programmable Gate Array Pendahuluan Reconfigurable Device Blok I/O Dasar xii

14 3.4. Configurable Logic Block (CLB) Blok Interkoneksi yang Dapat Diprogram Optimasi Perancangan untuk FPGA Aliran Perancangan FPGA Xilinx Referensi Pertanyaan BAB IV Model Masukan Rancangan Pendahuluan Metode Masukan Rancangan Referensi Pertanyaan BAB V Metodologi Top-Down vs Bottom-Up Pendahuluan Metodologi Perancangan terhadap EDA Implementasi Metodologi Perancangan Referensi Pertanyaan BAB VI Metode Perancangan Pendahuluan Perancangan IC Metodologi Perancangan Pewaktuan Floorplanning dan Placement Floorplan Tingkat Tinggi Floorplanning Terperinci Sintesis Kendali Pewaktuan Model Penyambungan Placement and Route Synthesis Back-Annotation Verifikasi Pewaktuan Referensi Pertanyaan xiii

15 BAB VII Verifikasi Rancangan Pendahuluan Verifikasi Perancangan Pembuktian Implementasi Jenis Verifikasi Uji Metode Verifikasi Uji Konfigurasi Pengujian Struktur Testbench Prosedur Verifikasi Pengaturan Referensi Pertanyaan BAB VIII VHDL Pendahuluan VHDL Tahap Perancangan Struktur Kode VHDL Entity Architecture Referensi Pertanyaan BAB IX Mode Penyambungan Pendahuluan Signal Variable Perbandingan Signal dan Variable Generic Constant Referensi Pertanyaan BAB X Tipe Data, Obyek dan Konversi Pendahuluan Tipe Data yang Belum Terdefinisi Tipe Data yang Dapat Didefinisikan Pengguna Subtype xiv

16 10.5. Larik (Array) Larik dalam Port Record Konversi Data Referensi Pertanyaan BAB XI Operator dan Atribut Operator Operator Keluaran Operator Logika Operator Aritmatika Operator Pembanding Operator Geser Operator Overloading Penggunaan Operator Atribut Data Atribut Signal Enumerasi Atribut Signal Atribut yang Didefinisikan Pengguna Referensi Pertanyaan BAB XII Konkuren dan Sekuensial Kode Konkuren Logik Kombinasional Versus Sekuensial Kode konkuren Versus Sekuensial Deklarasi When Generate Block Simple Block Guarded Block Kode Sekuensial Process If Wait xv

17 Case Case Versus if Case Versus When Referensi Pertanyaan BAB XIII ROM dan RAM Pendahuluan Read-Only Memory (ROM) Perancangan ROM Random Access Memory (RAM) Referensi Pertanyaan BAB XIV Finite State Machine Pendahuluan Finite State Machine Prinsip Kerja Finite State Machine Referensi Pertanyaan BAB XV Implementasi FPGA untuk Sorting Pendahuluan Rekonfigurasi Field Programmable Gate Array (FPGA) Arsitektur FPGA Proses Implementasi FPGA Optimasi Logik Pemetaan Teknologi Penempatan Piranti Lunak Penjalaran Bagian Pemrograman VHDL Bahasa Pendukung FPGA Mergesort Rancangan Global Rangkaian Shift-Register Multiplekser xvi

18 Rangkaian Pembanding (Comparator) Rangkaian Keluaran Mergesort Berbasis FPGA Referensi BAB XVI Implementasi FPGA untuk Arithmetic Logic Unit Pendahuluan Arithmetic Logic Unit (ALU) Unit Logik Unit Aritmetik Unit Shifter Unit Multiplekser Implementasi FPGA Referensi Pertanyaan BAB XVII Implementasi FPGA untuk Convolutional Encoder Pendahuluan Convolutional Code Field Programmable Gate Array (FPGA) Implementasi Convolutional Encoder dalam FPGA Referensi Pertanyaan BAB XVIII Interoperabilitas VHDL antara FPGA Xilinx dan Altera Pendahuluan Selayang Pandang VHDL Xilinx ISE Altera Max+Plus II Interoperabilitas Xilinx ISE dan Max + Plus II Referensi Pertanyaan xvii

19 BAB XIX Antarmuka pada FPGA Xilinx Spartan-3E Pendahuluan Analog Capture Circuit Programmable Pre-Amplifier Analog-to-Digital Converter (ADC) Pemrosesan Sinyal Digital Digital-to-Analog Converter (DAC) Referensi Pertanyaan BAB XX Implementasi FPGA untuk Pengukuran Daya Listrik Pendahuluan FPGA Spartan-3E Starter Kit Teori Daya Listrik Metodologi Spesifikasi Verifikasi Implementasi Debug dan Pengujian Hasil Referensi Pertanyaan DAFTAR PUSTAKA LAMPIRAN GLOSARIUM INDEKS xviii

20 DAFTAR GAMBAR Gambar 1.1 Perbandingan Analog dan Digital Secara Grafik... 4 Gambar 1.2 Gerbang Logika Gambar 1.3 Gerbang Kombinasional Gambar 2.1 Metode Pemrograman Piranti Gambar 2.2 Prinsip Teknologi Fusible Link Gambar 2.3 Teknologi Antifuse Gambar 2.4 Prinsip Teknologi Antifuse Gambar 2.5 Prinsip Teknologi Prom Gambar 2.6 Teknologi Berbasis MOS Vs EPROM Gambar 2.7 Prinsip Teknologi EPROM Gambar 2.8 Teknologi EEPROM Gambar 2.9 DRAM Gambar 2.10 Konfigurasi SRAM Gambar 2.11 Blok SRAM 2 MXN Gambar 2.12 Pemrograman FPGA pada SRAM Gambar 2.13 Konfigurasi SRAM pada FPGA Gambar 2.14 Pembagian Jenis-jenis PLD Gambar 2.15 Blok Diagram PLD Gambar 2.16 PROM Gambar 2.17 Contoh Implementasi PROM pada Full Adder Gambar 2.18 PLA Gambar 2.19 PAL Gambar 2.20 Struktur CPLD Gambar 2.21 Blok PAL yang terdapat pada CPLD Gambar 2.22 Gate Array Gambar 2.23 Arsitektur FPGA Gambar 3.1 Skematik FPGA Gambar 3.2 Arsitektur Virtex-Ii xix

21 Gambar 3.3 Grafik Throughput vs Kinerja Aritmetik dari Jenis Virtex Gambar 3.4 Struktur Blok I/O Dasar Gambar 3.5 CLB XC Gambar 3.6 Interkoneksi yang dapat Diprogram Gambar 3.7 Contoh Optimisasi Low Level Logic: 8-To- 1 MUX Gambar 4.1 Tingkat Deskripsi Perancangan Gambar 4.2 Alur Computer Aided Design (CAD) Gambar 5.1 Trend Kapasitas Teknologi FPGA Xilinx Gambar 5.2 Alur Perancangan Sederhana Gambar 6.1 Hubungan Antara Kerapatan IC Dan Prosentase Placement & Routing Gambar 6.2 Floorplan Tingkat Tinggi Gambar 6.3 Floorplan dari Chip FPGA Gambar 6.4 Pengecekan Pewaktuan Gambar 6.5 Placement and Routing Gambar 7.1 Struktur Testbench Gambar 8.1 Relasi Perancangan antara Kode VHDL Dan FPGA Gambar 8.2 Bagian Pokok Kode VHDL Gambar 8.3 Bagian Pokok Library Gambar 8.4 Mode Sinyal Gambar 9.1 Penyambungan Menggunakan Signal Gambar 9.2 Perpaduan dan Pemisahan Sambungan Gambar 13.1 Arsitektur ROM Gambar 13.2 Diagram Bentuk Gelombang Desain ROM Gambar 14.1 Struktur Finite State Machine Gambar State Diagram Pengendali Elevator Gambar 14.3 State Diagram FSM untuk Lampu Lalu Lintas Gambar 14.4 Register Transfer Logic dari Gambar Gambar 14.5 Diagram Bentuk Gelombang Dari Gambar Gambar 15.1 Arsitektur FPGA xx

22 Gambar 15.2 Pemrograman FPGA Melalui PC Gambar 15.3 Ringkasan Aliran VHDL Gambar 15.4 Ilustrasi Mergesort Gambar 15.5 Rancangan Modul Mergesort Gambar 15.6 Bagan Shift-Register Gambar 15.7 Bagan Multiplekser Gambar 15.8 Bagan Rangkaian Pembanding Gambar 15.9 Bagan Rangkaian Keluaran Gambar Diagram Bentuk Gelombang Dari Mergesort 4x8-Bit Gambar Floorplan dari Rangkaian Mergesort Gambar 16.1 Bagan Desain ALU Gambar 16.2 Bagan RTL Rancangan ALU Gambar 17.1 Bagan Convolutional Encoder Gambar 17.2 Floorplan dari Convolutional Encoder Gambar 17.3 Diagram Bentuk Gelombang dari Convolutional Encoder Gambar 18.1 Alur Compiler VHDL Gambar 19.1 Bagan Sistem Perancangan Gambar 19.2 Dua Saluran Analog Capture Circuit Gambar 19.3 Skematik Amplifier dan ADC dari Linear Technology Gambar 19.4 Contoh Pengolahan Sinyal Analog pada ADC Gambar 19.5 Range Nilai Sinyal Terbaca pada ADC Gambar 19.6 Blok FPGA untuk Mengendalikan Amplifier dan ADC Gambar 19.7 Sinyal Digital yang Digunakan untuk Mengatur Gain Gambar 19.8 Pewaktuan SPI ketika Berkomunikasi dengan Amplifier Gambar 19.9 Antarmuka ADC Gambar Pewaktuan SPI ke ADC Gambar Top Level dari DSP xxi

23 Gambar Rangkaian Turunan dari Top Level Pengolah Sinyal Gambar Digital-To-Analog Converter dan Header yang Digunakan Gambar Skematik Digital-To-Analog Gambar Protokol Komunikasi SPI ke LTC2624 DAC Gambar Top Level Rangkaian Pengendali DAC Gambar 20.1 Fpga Xilinx Spartan-3E Starter Kit Board Gambar 20.2 Bagan Pengukuran Daya Listrik Berbasis FPGA Gambar Rangkaian Pemrosesan Sinyal Digital Untuk Daya Sesaat dan Daya Aktif Gambar 20.4 Sinyal Sck (Atas) Dan Mosi (Bawah) Gambar 20.5 Floorplan Desain pada FPGA Spartan-3E xxii