Kuliah#7 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto

Transkripsi

1 Kuliah#7 TSK205 - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro

2 Tentang Kuliah Pembahasan tentang teknologi implementasi sistem digital Chip logika standar keluarga Chip PLD: PLA, PAL, CPLD dan FPGA

3 Bahasan Keluarga Seri IC Logic Array Array Logic Complex (CPLD) Field- Gate

4 sistem digital, menggunakan: 1. Chip standar TTL seri 2. (PLA, PAL, CPLD, FPGA) 3. ASIC, Standar Cell, Standar Gate

5 Chip Standar Rangkaian logika sederhana umumnya menggunakan chip logika standar Terdiri dari beberapa gerbang logika Dikenal sebagai device seri karena nomor komponen diawali dengan 74 Umumnya dipaket dalam dual-inline package/dip Koneksi eksternal dari chip disebut pin atau lead Dua pin menghubungkan V DD dan GND ke sumber daya untuk chip Keluarga Seri IC

6 Keluarga Seri Fungsi: gerbang logika dasar, flip-flop dan counter, bus transceiver, ALU, dll Lihat: series_integrated_circuits Konstruksi transistor: bipolar, CMOS, BiCMOS transistor bipolar mempunyai kecepatan lebih tinggi, tapi butuh daya lebih besar daripada CMOS BiCMOS: trade-off antara kecepatan dengan kebutuhan daya Level tegangan logika Bipolar/TTL: 5V CMOS: 3.3V, 5V Keluarga Seri IC

7 Skema Penomoran IC Pemberian Suffix : Bipolar: standar CMOS: identitas C, misalnya AC, HC, FC, LVC BiCMOS: identitas B, misalnya BCT, ABT Kecepatan: (CMOS) Suffix H untuk high-speed Suffix F untuk fast, lebih cepat dari H Level tegangan TTL dan power: (Bipolar) Suffix L untuk low power di bipolar Suffix L untuk level tegangan 3.3V di CMOS Fitur lainnya: Suffix X untuk level tolerant baik 3.3V maupun 5V Kemasan: DIP, TSSOP, TSOP, SOIC Suhu operasi dan absolet Keluarga Seri IC

8 IC 7404 Hex Inverter 6 buah gerbang logika NOT Keluarga Seri IC Contoh: 74AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V, CMOS SN74ALVC04: Texas Instruments, 3.3V, CMOS SN74ALS04: Texas Instruments, Low Power Schottky, 5V

9 Contoh Rangkaian Fungsi Logika f = ab + bc Keluarga Seri IC

10 Latihan Desain rangkaian logika untuk fungsi f 1 (x 1, x 2, x 3, x 4 ) = m(2, 3, 5, 6, 13) + d(7, 15) Gambar rangkaiannya menggunakan quad NAND 2-masukan (74LS00), triple NAND 3-masukan (74LS10), dual NAND 4-masukan (74LS20), NAND 8-masukan (74LS30) atau hex inverter/not (74LS04) Keluarga Seri IC

11 Jika fungsi rangkaian logika diimplementasikan dengan dengan komponen seri Fixed dan hardware-based Tiap chip hanya menyediakan gerbang logika sederhana Tidak efisien untuk membuat rangkaian yang lebih kompleks Diperlukan untuk membuat rangkaian yang tersusun atas gerbang logika dengan struktur yang tidak fixed (fungsi dapat diprogram) Menggunakan programmable logic devices (PLD) Logic Array Array Logic Complex (CPLD) Field- Gate

12 (PLD) PLD adalah chip general-purpose yang digunakan untuk mengimplementasikan rangkaian logika (kombinasional) Berisi koleksi elemen rangkaian logika yang dapat dikonfigurasi (diprogram) Dapat dilihat sebagai black-box yang berisi gerbang logika dan saklar terprogram yang memungkinkan koneksi antar elemen logika Dapat mengimplementasikan sebarang rangkaian logika yang diinginkan Logic Array Array Logic Complex (CPLD) Field- Gate

13 Logic Array PLD yang pertama dikembangkan adalah programmable logic array Menggunakan premise bahwa sebarang fungsi dapat dituliskan dalam bentuk SOP Struktur PLA: Masukan buffer dan inverter yang menyediakan nilai true dan komplemen untuk tiap variabel masukan Kumpulan gerbang AND yang inputnya dapat diprogram Kumpulan gerbang OR yang inputnya dapat diprogram Logic Array Array Logic Complex (CPLD) Field- Gate

14 Diagram Gate-Level PLA Koneksi terprogram Logic Array Array Logic Complex (CPLD) Field- Gate

15 Skematik PLA Fungsi tertentu f 1 dan f 2 Logic Array Array Logic Complex (CPLD) Field- Gate

16 Array Logic Di PLA, plane AND dan OR keduanya programmable Array Logic, lebih sederhana plane OR tetap PAL lebih mudah untuk dimanufaktur dan dapat beroperasi lebih cepat daripada PLA struktur ini paling banyak digunakan di aplikasi yang menggunakan programmable device sederhana Logic Array Array Logic Complex (CPLD) Field- Gate

17 Array Logic Contoh PAL Logic Array Array Logic Complex (CPLD) Field- Gate Persamaan fungsi f1? f2?

18 Array Logic Rangkaian Tambahan di PAL (macrocell) Device PAL mempunyai rangkaian tambahan di keluaran tiap gerbang OR untuk menyediakan fungsional tambahan Macrocell: gerbang OR dikombinasikan dengan rangkaian tambahan PAL = plane AND + macrocell Logic Array Array Logic Complex (CPLD) Field- Gate

19 Fungsi multikeluaran dari A, B, C Logic Array Array Logic Complex (CPLD) Field- Gate

20 Contoh Desain: Konverter BCD ke Kode Gray Logic Array Array Logic Complex (CPLD) Field- Gate

21 Contoh Desain: Konverter BCD ke Kode Gray Logic Array Array Logic Complex (CPLD) Field- Gate

22 Complex (CPLD) Untuk desain rangkaian yang lebih besar yang tidak dapat diimplementasikan dengan PLA atau PAL Digunakan complex programmable logic device / CPLD CPLD berisi blok-blok rangkaian yang dapat saling dihubungkan dan disambungkan ke pin chip dengan penyambungan internal Tiap blok menyerupai sebuah PAL (disebut PAL-like block) CPLD komersial dapat mempunyai block PAL-like Tiap blok mempunyai 16 macrocell Tiap macrocell setara dengan 20 gerbang atau hampir 20K gerbang ekivalen untuk CPLD dengan 1000 macrocell Logic Array Array Logic Complex (CPLD) Field- Gate

23 Complex Struktur CPLD Logic Array Array Logic Complex (CPLD) Field- Gate

24 Field- Gate Untuk mengimplementasikan rangkaian yang lebih besar lagi, digunakan tipe IC yang dapat mempunyai kapasitas logika yang lebih besar Field Gate Tidak berisi blok AND dan OR Berisi array blok logika dan jalur interkoneksi antar blok Jalur interkoneksi disusun sebagai kanal routing secara horisontal dan vertikal yang berisi programmable switch Dapat mengimplementasikan fungsi logika dengan jumlah gerbang ekivalen jutaan Logic Array Array Logic Complex (CPLD) Field- Gate

25 Field- Gate Array Struktur FPGA Logic Array Array Logic Complex (CPLD) Field- Gate

26 CPLD Board Menggantikan rangkaian digital yang kompleks secara programmable Menyediakan rangkaian glue-logic Contoh: high-speed photography of insects in-flight Logic Array Array Logic Complex (CPLD) Field- Gate Sumber:

27 NetFPGA 4 x 10GigE SFP+ interfaces a PCI Express interface to the host (Gen2 x8 channels) Xilinx Virtex-5 TX240T FPGA. 27 MBytes QDRII SRAM, 288 MBytes RLDRAM-II Logic Array Array Logic Complex (CPLD) Field- Gate

28 Software-Defined Radio Blok radio terprogram secara software Diimplementasikan di FPGA Logic Array Array Logic Complex (CPLD) Field- Gate GNURadio: Ettus USRP:

29 Creative Common Attribution-ShareAlike 3.0 Unported (CC BY-SA 3.0) Anda bebas: untuk Membagikan untuk menyalin, mendistribusikan, dan menyebarkan karya, dan untuk Remix untuk mengadaptasikan karya Di bawah persyaratan berikut: Atribusi Anda harus memberikan atribusi karya sesuai dengan cara-cara yang diminta oleh pembuat karya tersebut atau pihak yang mengeluarkan lisensi Cantumkan sumber asal file ini, yaitu kuliah-sistem-digital-tsk / Pembagian Serupa Jika Anda mengubah, menambah, atau membuat karya lain menggunakan karya ini, Anda hanya boleh menyebarkan karya tersebut hanya dengan lisensi yang sama, serupa, atau kompatibel. Lihat: Creative Commons Attribution-ShareAlike 3.0 Unported License