D/SA/N JAR/NGAN KOMB/NAS/ONAL
|
|
- Sudirman Hermawan
- 7 tahun lalu
- Tontonan:
Transkripsi
1 D/SA/N JAR/NGAN KOMB/NAS/ONAL
2 TUJUAN 1. Mendisain jaringan NAND atau NOR output ganda. 2. Menguji disain anda dengan menggunakan simulator logika atau dengan membangunnya dalam leboratorium. PETUNJUKBELAJAR 1. Dapatkan tugas soal disain dari instruktur anda. 2. Pelajarilah Bagian 10.1, Tinjauan Disain Jaringan Kombinasional. 3. Biasanya, memungkinkan untuk mendisain kembali suatu jaringan yang mempunyai dua gate AND yang melewati atau dua gate OR yang melewati sehingga gate AND dan OR berubah. Jika hal ini tidak praktis, konversi ke jaringan NAND atau NOR dengan teknik dari Bagian 8.5 masih dimungkinkan dengan memasukkan gate OR(AND) I-input kosong antara dua gate AND(OR). Ketika konversi dilakukan, gate kosong tersebut menjadi inverter. Cobalah teknik ini dan konversikan jaringan berikut ini ke semua gate NAND. Secara berbeda, anda dapat menggunakan prosedur yang diberikan dalam Bagian 8.6 dan 8.7 untuk melakukan konversi terse~ut. f g 4. Pelajarilah Bagian 10.2, Disain Jaringan dengan Gate "Fan-in" Terbatas. (a) Jika realisasi pemyataan switching memerlukan terlalu banyak input pada satu atau lebih gate, apa yang hams dilakukan? 364
3 (b) Dengan mengasumsikan bahwa semua variabel dan komplemen mereka dapat digunakan sebagai input dan bahwa gate AND dan OR dapat digunakan,apakah'menyatakankomplemensuatu pemyataan memerlukan jumlah gate dan input gate yang sarna ketika merealisasikan pemyataan aslinya? (c) Ketika mendisain jaringan output-ganda dengan gate "fan-in" terbatas, mengapa prosedur Bagian 9.2 perlu sedikit bantuan? 5. Pelajarilah Bagian 10.3, Simulasi dan Pengujian Jaringan Logika. Buktikan bahwa Tabel 10-1 itu benar. Perhatikan kasus di mana nilai tak dikenal, X, adalah 0 dan kasus di mana ia adalah I. 6. Jaringan berikut ini didisain untuk menyatakan fungsi F = [A' + B + C'D][A + B'+ (C'+ D')(C + D)] Ketika seorang siswa membangunjaringan tersebut dalam laboratorjum, dia menemukan bahwa bila A =C =0 dan B =D =1, output F mempunyai nilai salah dan output gatenya diperlihatkan seperti di atas. Teritukan beberapa kemungkinan penyebab output yang tidak tepat jika G =0 dan jika G = Pelajarilah soal disain yang ditugaskan dan siapkan sebuah disain yang memenuhi ketentuan. Perhatikan bahwa hanya gate NAND 2 dan 3-input (atau gate NOR seperti ditentukan) dan inverterdapat digunakan untuk proyek ini; oleh karenanya, dengan memfaktorkan beberapa persamaan mungkkin 365
4 diperlukan. Cobalah membuat disain ekonomis dengan menggunakan term umum; namun demikian jangan membuang waktu dengan men cob a mendapatkan solusi minimum absolut. Ketika menghitung gate, hitunglah gate NAND (atau NOR) dan inverter, namun jal1gan menghitung inverter yang diperlukan untuk variabel input. 8. Penksalah disain anda secara cermat sebelum mensimulasikannya. Ujilah "di atas kertas" dengan mengaplikasikan beberapa kombinasi input 0 dan I dan mencari jejak sinyal untuk meyakinkan bahwa outputnya tepat. Jika anda mempunyai program CAD seperti LogicAid yang dapat digunakan, masukkan tabel kebenaran untuk disain anda ke dalam komputer, derivasikan persamaan dua tingkat minimum, dan bandingkan mereka dengan solusi anda. 9. Dalam mendisain sirkuit multi-level, output-ganda, dari jenis yang digunakan dalam soal disain dalam unit ini, sangat sulit dan membutuhkan banyak waktu untuk mencari solusi minimum. Anda tidak diharapkan untuk mencari kemungkinan. solusi terbaik pada soal ini. Jumlah gate keseluruhan dan inverter (tanda menghitung input inverter) untuk solusi yang diketahui terbaik pada masalah disain dalam unit ini adalah : , , , , , , , , , , , , , Kesemua solusi ini melibatkan beberapa "trik" dan sepertinya anda tidak dapat menemukan mereka tanpa mencoba sejumlah besar cara memfaktorkan persamaan yang berbeda. Oleh karenanya, jika anda telah mempunyai solusi yang dapat diterima, jangan membuang-buang waktu dengan mencoba menemukan solusi minimmum. Karena gate sirkuit integrasi sangat murah harganya, maimbukan merupakan praktek enjinering yang bagus ketika membuang banyak sekali waktu untuk menemukan solus.i minimum absolut jika tidak sejumlah besar unit dengan jenis yang dama harus dibuat. 10. Dapatkan'suplemen Unit 10 dari instruktur anda dan ikutilah instruksi di dalamnya berkaitan dengan pensimulasian dan pengujian disain anda. 366
5 ._ u., 0 _,.n_n _u --0'---,nO'_ - _o,_no' -.,_-.0---'- D/SA/NJAR/NGANKOMB/NAS/ONAL 10.1T/NJAUAND/SA/NJAR/NGANKOMB/NAS/ONAL Langkah pertama dalam disain jaringan switching kombinasional biasanya menset-up tabel kebenaran yang menentukan output sebagai fungsi variabel input. Untuk variabel n input, tabel ini akan mempunyai 2 baris. Jika nilai kombinasi yang ada untuk variabel input tersebut tidak pemah ada pada input jaringan, nilai output yang berkorespondensi tidak dipedulikan. Langkah selanjutnya adalah menderivasikan pemyataan aljabar yang disederhanakan untuk fungsi output dengan menggunakan peta Kamaugh, prosedur Quine McCluskey, atau metode yang sejenis. Pada beberapa kasus, terutama jika jumlah variabelnya besar dan jumlah term kecil, mungkin diperbolehkan secara langsung dari pemyataan masalah ke keadaan aljabar, tanpa merangkaikan tabel kebenaran. Persamaan yang dihasilkan kemudian dapat disederhanakan secara aljabar. Pemyataan aljabar yang disederhanakan tersebut lalu dihitung ke dalam bentuk yang tepat tergantung kepada jenis gate yang digunakan dalam merealisasikan jaringan tersebut. Jumlah level dalam suatu jaringan gate sarna dengan jumlah gate maksimum yang harus dilalui sebuah sinyal di antara terminal input dan output. Jumlah hasil minimum (atau hasil penjumlahan) secara langsung menuju kepadajaringan gate dua-tingkat minimum. Namun demikian, dalam beberapa aplikasi dimungkinkan untuk meningkatkan jumlah level tersebut dengan memfaktorkan (atau mengkalikan) karena hal ini dapat menjadikan pengurangan Jumlah gate atau input gate. Ketika suatu jaringan mempunyai dua atau lebih input, term umum dalam fungsi output seringkali dapat digunakan untuk mengurangi keseluruhan jumlah gate atau input gate. Jika masing-masing fungsi diminimalkan secara terpisah, tidak selalu membawa kepada jaringan output ganda minimum. Untuk suatu jaringan dua level, peta Karnau'gh dari fungsi output dapat digunakan untuk mencari term umum. Semua term dalam jaringan output-ganda minimum tersebut tidak perlu menjadi implikan prima dari fungsi secara individu. Ketika mendisain jaringan dengan tiga atau lebih level, pencarian term bersama pada peta Karnaugh mungkin kecil nilainya. Oalam hal ini, disainer akan selalu meminimalkan fungsi tersebut secara terpisah dan kemudian menggunakan kecerdikan untuk memfaktorkan pemyataan tersebut sedemikian rupa untuk membuat term bersama. 367
6 Serangkaian gate yang mampu merealisasikan semua fingsi switching disebut lengkap secara fungsional. Serangkaian gate itu lengkap secara fungsional jika ia dapat merealisasikan AND, OR, dan NOT. Contoh dari rangkaian yang lengkap secara fungsional adalah AND dan NOT, EXCLU- SIVE-OR dan AND, NAND, dan NOR. Jaringan AND-OR, NAND-NAND, OR-NAND, dan NOR-OR dua level minimum dapat dinyatakan dengan menggunakan jumlah hasil sebagai titik awal. Disain jaringan gate NAND output-ganda, multi-level paling mudah dilakukan dengan terlebih dahulu mendisain jaringan gate AND dan OR. Biasanya, titik awal yang paling baik adalah pemyataan jumlah hasil minimum untuk fungsi output. Pemyataan ini kemudian difaktorkan dengan berbagai cara sampai suatu jaringan ekonomis dengan bentuk yang diinginkan dapat ditemukan. Jika jaringan ini mempunyai sebuah gate OR pada masing-masing goutput dan disusun sehingga output gate AND(OR) tidak pemah dihubungkan secara langsung ke input gate AND(OR), konversi langsung ke jaringan gate NAND dimungkinkan. Konversi dilakukan dengan mengganti semua gate AND dan OR dengan gate NAND dan kemudian menginversikan setiap literal yang muncul sebagai input pada tingkat pertama, ketiga, kelima,...(gate output adalah tingkat pertama). Jika jaringan AND-OR mempunyai sebuah output gate AND (atau gate OR)yang dihubungkan pada jenis gate yang sarna, maka inverter ekstra hams ditambahkan dalam proses konversi (lihat Bagian 8.6, Konversi Jaringan Dengan Menggunakan Simbol Gate Alternatif). Demikian pula, disain jaringan gate-nor output-ganda, multilevel paling mudah dilakukan dengan terlebih dahulu mendisain jaringan gate AND dan OR. Dalam hat ini titik awal yang paling baik biasanya pemyataan jumlah hasil minimum untuk konplemen fungsi output. Setelah memfaktorkan pernyataan ini ke dalam bentuk yang diinginkan, kemudian mereka dikomptementasikan untuk mendapatkan pemyataan untuk fungsi output, dan jaringan gate AND dan OR yang berkorespondensi digambar. Jika jaringan ini mempunyai sebuah gate AND pada setiap output, dan output gate AND(OR) tidak dihubungkan pada input gate AND(OR), konversi langsung ke jaringan gate-nor dimungkinkan. Jika tidak, inverter tambahan hams ditambahkan dalam proses konversi. 368
7 10.2 DISAIN JARINGAN DENGAN GATE "FAN-IN" TERBATAS Dalam permasalahan disain logika praktis, jumlah input maksimum pada setiap gate (atau "fan-in") terbatas. Tergantung pada jenis gate yang digunakan, batas ini bisa 2,3,4,8, atau jumlah lainnya. Jika realisasi suatu jaringan duatingkat memerlpkan input gate yang lebih banyak dari kapasitas yang diperbolehkan, maka perlu memfaktorkan pemyataan logika untuk mendapatkan realisasi multi-level. CONTOH : Realisasikanfta,b,c,d) =m(o,3,4,5,8,9,jo,/4,/5) dengan menggunakan gate NOR 3-input. ab cd II map off III 10 I ( f' = a'b'c'd + ab'cd + abc' + a'bc+a'cd' Seperti dapat dilihat dari pemyataan di atas, pemyataan dua-level memerlukan dua gate 4-input dan satu gate 5-.input. Pemyataan untuk f difaktorkan untuk mengurangi jumlah input gate maksimum menjadi tiga dan kemudian jumlah ini dikomplementasikan : f = b'd(a'c' + ac) + a'c(b + d') + abc' f = [b + d'+ (a + c)(a' + c')j[a + c' + b'dj[a' + b' + c] Jaringan gate-nor yang dihasilkan terlihat pada Gambar
8 f Gambar 10.1 Teknik untuk mendisain jaringan output-ganda dua tingkat yang ada pada Bagian 9.2 tidak terlalu efektif untuk mendisain jaringan output-ganda dengan lebih dari dua tingkat. Bahkan jika pemyataan dua-tingkat mempunyai term-term bersama, kebanyakan term-term ini akan hilang ketika pemyataan tersebut difaktorkan. Oleh karena itu, ketika mendisain jaringan output-ganda dengan lebih dari dua tingkat, biasanya yang terbaik adalah meminimalkan masingmasing fungsi secara terpisah. Hasil pemyataan dua tingkat tersebut kemudian hams difaktorkan untuk meningkatkan jumlah level. Pemfaktoran ini hams dilakukan sedemikian sehingga memperkenalkan term-term umum bila mungkin. CONTOH : Nyatakan fungsi yang ada dalam Gambar 10-2 dengan hanya menggunakan gate NAND 2-input dan inverter. a a be '" 0 bey CD 11 1 ',:, 10 1 I = DP(O,2,3.4,5) = Lm(O,2,3.4,7) Gambar = Lm(l,2,6,7) 370
9 Jika kita meminimalkan masing-masing fungsi secara terpisah, hasilnya adalah : II = b'c' + ab' + a'b 12 = b'c' + be + a'b 13 = a'b'c + ab + be' Masing-masing fungsi memerlukan gate OR 3-input, sehingga kita akan memfaktorkan untuk mengurangi jumlah input gate : II =b'(a + c') + a'b. 12 = bra' + c) + b'c' atau 12 =(b'+ c)(b + c') + a.1z. 13 = a'b'c + bra + c') Pemyataan kedua untuk/2 mempunyai term umum untuk/l' sehingga kita akan memilih pemyataan kedua. Kita dapat menghilangkan gate 3-input yang lain dari f3 dengan memperhatikan bahwa a'b'c = a'(b'c) = a'(b + c')' Gambar 10-3(a)menunjukkanjaringan yang dihasilkan dengan menggunakan term umum a'b dan a+ c'. Karena masing-masing gate output adalah sebuah OR, konversi ke gate NAND, terlihat dalam Gambar 10-3(b) dilangsungkan. a,... I,-,... I. I P"f---I---../ I P-/. c b c ' I..,, I 12, I I. P-h b. ) h u c (a) (b) Gambar 10-3 Pemyataan dari Gambar
10 10.3SIMULASIDANPENGUJIANJARINGANLOGIKA. Bagian penting dari proses disain logika adaiah memeriksabahwa disain akhimya tepat dan "membersihkan" disain tersebut jika perlu. Jaringan logika dapat diuji baik dengan secara nyata membangunnya atau dengan mensimulasikannya pada komputer. SimulaSi biasanya lebih mudah, lebih cepat, dan lebih ekonomis. Ketika jaringan logika menjadi semakin kompleks, penting untuk mensimulasikan suatu disain sebelum benar-benar membangunnya. Hal ini benar ketika disainnya dibangun daiam bentuk sirkuit integrasi, karena pembuatan sirkuit integrasi bisa memakan waktu lama dan membetulkan kesalahannya bisa jadi sangat mahai. Simulai dilakukan karena beberapa alasan, (I) membuktikan bahwa disain tersebut secara logika benar, (2) membuktikan bahwa waktu sinyal logikanya tepat, dan (3) simulai dari komponen yang salah dalam sirkuit tersebut sebagai alat bantu untuk menemukan pengujian terhadap sirkuit tersebut. Menggunakan suatu program komputeruntuk mensimulasikanjaringan logika, pertama kali anda hams menentukan komponen dan hubungan jaringan, kemudian menentukan inputjaringan, dan akhimya mengobservasioutputjaringan. Deskripsi jaringan bisa jadi input pada simulator dalam bentuk rangkaian hubungan antara gate dan elemen logika lainnya dalam suatu jaringan, atau deskripsi tersebut bisa jadi daiam bentuk diagram logika yang ditulis pada layar komputer. Kebanyakan simulator logika modem menggunakan pendekatan yang terakhir. Suatu simulator tertentu yang beroperasi pada komputer personal menggunakan tombol atau kotak-kotak input untuk menentukan inputnya, dan satelit untuk membaca 0l!tput logika. Secara berubah-ubah, input dan outputnya dapat ditentukan sebagai rangkaian 0 dan 1 atau daiam bentuk diagram waktu (lihat Bab 11 untuk contoh diagram waktu). Suatu simulator sederhana untuk logika kombinasional bekerja sebagai berikut : 1. Input jaringan diaplikasikan pada rangkaian gate pertama dalam suatu jaringan, dan output dari gate tersebut dihitung. 2. Output gate yang berubah daiam langkah sebelumnya dimasukkan ke dalam level input gate berikutnya. Jika input pada setiap gate berubah, maka output dari gate tersebut dihitung. 3. Langkah ke-2 diulangi sampai tidak terjadi lagi perubahan dalam input gate. Jaringan tersebut kemudian dalam keadaan tetap dan outputnya dapat dibaca. 4. Langkah 1 sampai 3 diulangi setiap kali suatu input jaringan berubah. 372 Gambar 10-4(a) menunjukkan layar simulasi khusus pada komputer per-
11 sonal. Tombol tersebut adalah rangkaian ke 0 atau 1 untuk masing-masing input. Satelit menunjukkan nhai m~ing-masing output gate. Dalam Gambar 10-4(b), satu gate tidak mempunyai hubungan dengan salah satu inputnya. Karena gate tersebut mempunyai 1 input dan sebuah input yang tidak diketauhi, output gatenya juga tidak diketahui, yang ditunjukkan dengan "X" dalam pemeriksaan. Simulator dari jenis ini membuat masing-masing variabel mempunyai tiga nhai - 0,1, dan X (tidak dikenal). Dalam hal ini, fungsi AND dan OR dihitung dengan menggunakan Tabel o I (a) (b) Layar simulasi yang menunjukkan saklar dan satelit. Layar simulasi dengan input gate yang bilang. Gambar 10-4 Tabel 10-1 Fungsi AND dan OR untuk Simulasi Tiga-Nilai. o 1 X 0 1 X X I X 0 1 X J 0 X X X X 1 X 373
12 Tabel tersebut menunjukkan hasil pengaplikasian operator AND dan OR pada sembilan pasangan nilai input yang memungkinkan. Misalnya, jika satu input gate OR adalah 0 dan input lain tidak diketahui (X), maka outputnya akan menjadi X. Untuk gate-gate dengan lebih dari dua input, operasinya mungkin diaplikasikan beberapa kali. Untuk gate AND, jika salah satu inputnya adalah 0 maka o!ltpunya selalu 0, tanpa memperhatikan nilai input lainnya. Untuk gate OR, jika salah satu inputnya adalah I, maka outputnya selalu 1, tanpa memperhatikan nilai input lainnya. Suatu jaringan logika kombinasionaldenganjumlah input kecil dengan mudah dapat diuji dengan simulator atau dalam laboratorium dengan mengecek output jaringan untuk semua kombinasi nilai input yang memungkinkan. Ketika jumlah inputnya besar, biasanya memungkinkan untuk mencari rangkaian pola pengujian yang relatif )cecil yang akan menguji semua gate yang mungkin salah dalam jaringan tersebut. Metode untuk penurunan pola uji dideskripsikan dalam Miczo, Alexander, Digital Logic Testing and Simulation. Harper and Row, Jika suatu outputjaringan salah untuk beberapa rangkaian nilai input, mungkin hal ini berk~itan dengan beberapa kemungkinan penyebab : I. Disain yang tidak tepat 2. Hubungan gate salah 3. Tanda input ke jaringannya salah. Jika jaringan tersebut dibangun di laboratorium, kemungklnan penyebab lain meliputi : 4. Gate rusak 5. kabel penghubung cacatlrusak Untungnya, jika output dari jaringan logika kombinasional salah, sangat mudah untuk menentukan permasalahannya secara sistematis dengan memulai pada output dan menelusuri balik jaringan tersebut sampai kerusakannya ditemukan. Misalnya, jika gate outputnya mempunyai output yang salah dan inputnya salah, maka gate tersebut salah dihubungkan, gate yang mengendalikan input ini mempunyai output yang salah, atau saluran inputnya rusak. CONTOH : Fungsi F =AB(C'D + CD') + A'B'(C + D) dinyatakan dengan jaringan berikut ini : 374
13 SOALDISAIN /ndikator Tujuh-Segmen Beberapa permasalah yang melibatkan disain suatu jaringan untuk mengendalikan indikator tujuh-segmen (Lihat Gambar 10-6). lndikator tujuhsegmen dapat digunakan untuk menayangkan setiap salah satu dari digit desimal o sampai 9. Misalnya, "I" ditayangkan dengan menyorot segmen 2 dan 3, "2" dengan menyorot segmen 1,2,7,5, dan 4, sedangkan "8" dengan menyorotkan semua ketujuh segmen. Sebuah segmen disorot ketika logika 1 diaplikasikan pada input yang berkorespondensi pada modul penayangan. Seven-SegmentIndicator. XI I 1 x2 2 X) 3 Network X4 6' 121 TOl!:g(e to be 4 Swit;ht:s C Designed Xs 5 Inp",' From{; D XI) 6 5f 31 X7 7 4 Gambar 10-6 Jaringan yang Mengendalikan Modul Penayangan Tujuh-Segmen 10.1 Disain suatu konverter kode BCD untuk mengendalikan indikator tujuh-segmen. Ke-empat input ke jaringan konverter (A, B, C, D dalam Gambar 10-6) mewakili digit desimal kode biner Asumsikan bahwa hanya kombinasi input yang mewakili digit 0 sampai 9 dapat terjadi sebagai input, sehingga kombinasi 1010 sampai 1111 tidak dipedulikan. Disainlah jaringan anda hanya dengan menggunakan gate NAND 2 dan 3 input serta inverter. Cobalah untuk "meminimalkan jumlah gate yang diperlukan. Variabel A, B, C, dan D akan dapat digunakan dari tombol "toggle"
14 F Gambar 10-5 Jaringan Logika dengan Output Salah Ketika seorang siswa membangun jaringan di laboratorium, dia akan mendapatkan bahwa ketika A =B =C =D =I, output F mempunyai nilai salah, dan bahwa output gate-nya ditunjukkan dalam Gambar Alasan bahwa nilai pada F salah dapat ditentukan sebagai berikut : I. Output gate 7 (F) adalah salah, namun output yang salah ini konsisten dengan input pada gate 7, yaitu I + 0 = l. Oleh karenanya, salah satu input ke gate 7 pasti salah. 2. Agar supaya gate 7 mempunyai output yang tepat (F =0), kedua input hams O.Oleh karenanya, output gate 5 adalah salah. Namun demikian, output gate 5 konsisten dengan inputnya karena 1 _ 1 _ 1 = 1. Sehingga, salah satu inputnya ke gate 5 pasti salah. 3. Baik output dari gate 3 yang salah atau input A atau B ke gate 5 yang salah. Karena C'D + CD' = 0, output ke gate 3 juga salah. 4. Output gate 3 tidak konsisten dengan output gate I dan 2 karena _ 1. Oleh karenanya, salah satu input ke gate 3 dihubungkan secara salah, maka gate 3 rusak, atau salah satu input yang menuju pada gate 3 rusak. Contoh di atas menggambarkan bagaimana menemukan kesalahan dalam suatu jaringan logika dengan memulai pada gate output dan menelusuri batik sampai hubungan yang salah atau rusak ditemukan. 375
PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR
PERCOBAAN 11. TUJUAN: Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu Memahami prinsip kerja rangkaian Converter dan Comparator Mendisain beberapa jenis rangkaian Converter dan Comparator
Lebih terperinciBAB III RANGKAIAN LOGIKA
BAB III RANGKAIAN LOGIKA BAB III RANGKAIAN LOGIKA Alat-alat digital dan rangkaian-rangkaian logika bekerja dalam sistem bilangan biner; yaitu, semua variabel-variabel rangkaian adalah salah satu 0 atau
Lebih terperinci2. Gambarkan gerbang logika yang dinyatakan dengan ekspresi Boole di bawah, kemudian sederhanakan dan gambarkan bentuk sederhananya.
Tugas! (Materi Aljabar Boolean). Gambarkan jaringan switching yang dinyatakan dengan polinominal Boole di bawah, kemudian sederhanakan dan gambarkan bentuk sederhananya, kapan jaringan tsb on atau off.
Lebih terperinciOutput b akan ada aliran arus dari a jika saklar x ditutup dan sebaliknya Output b tidak aliran arus dari a jika saklar x dibuka.
A. TUJUAN : FAKULTAS TEKNIK Semester 5 LOGIKA KOMBINASIONAL 2 4 5 No. LST/EKA/PTE23 Revisi : Tgl : 7-2-2 Hal dari 22 Setelah selesai pembelajaran diharapkan mahasiswa dapat. Menjelaskan kembali prinsip-prinsip
Lebih terperinciElektronika dan Instrumentasi: Elektronika Digital 2 Gerbang Logika, Aljabar Boolean. Yusron Sugiarto
Elektronika dan Instrumentasi: Elektronika Digital 2 Gerbang Logika, Aljabar Boolean Yusron Sugiarto Materi Kuliah Rangkaian Logika Ada beberapa operasi-operasi dasar pada suatu rangkaian logika dan untuk
Lebih terperinciRangkaian digital yang ekivalen dengan persamaan logika. Misalnya diketahui persamaan logika: x = A.B+C Rangkaiannya:
ALJABAR BOOLEAN Aljabar Boolean Aljabar Boolean adalah aljabar yang menangani persoalan-persoalan logika. Aljabar Boolean menggunakan beberapa hukum yang sama seperti aljabar biasa untuk fungsi OR (Y =
Lebih terperinciBAB I PENDAHULUAN. Fungsi Boolean seringkali mengandung operasi operasi yang tidak perlu, literal
BAB I PENDAHULUAN 1.1 Latar Belakang Fungsi Boolean seringkali mengandung operasi operasi yang tidak perlu, literal atau suku suku yang berlebihan. Oleh karena itu fungsi Boolean dapat disederhanakan lebih
Lebih terperinciReview Sistem Digital : Logika Kombinasional
JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNY Sem 5 9/ Review Sistem Digital : Logika Kombinasional S dan D3 Mata Kuliah : Elektronika Industri 2 5 Lembar Kerja 2. Jaringan Pensaklaran (Switching
Lebih terperinciMetode Minimisasi Quine McKluskey dan Rangkaian Multilevel
Metode Minimisasi Quine McKluskey dan Eko Didik Widianto (didik@undip.ac.id) Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom
Lebih terperinciBAB III RANGKAIAN LOGIKA
BAB III RANGKAIAN LOGIKA Alat-alat digital dan rangkaian-rangkaian logika bekerja dalam sistem bilangan biner; yaitu, semua variabel-variabel rangkaian adalah salah satu 0 atau 1 (rendah atau tinggi).
Lebih terperinciGERBANG LOGIKA & SISTEM BILANGAN
GERBANG LOGIKA & SISTEM BILANGAN I. GERBANG LOGIKA Gerbang-gerbang dasar logika merupakan elemen rangkaian digital dan rangkaian digital merupakan kesatuan dari gerbang-gerbang logika dasar yang membentuk
Lebih terperinciAljabar Boolean. Bahan Kuliah Matematika Diskrit
Aljabar Boolean Bahan Kuliah Matematika Diskrit Definisi Aljabar Boolean Misalkan terdapat - Dua operator biner: + dan - Sebuah operator uner:. - B : himpunan yang didefinisikan pada operator +,, dan -
Lebih terperinciLAB #1 DASAR RANGKAIAN DIGITAL
LAB #1 DASAR RANGKAIAN DIGITAL TUJUAN 1. Untuk mempelajari operasi dari gerbang logika dasar. 2. Untuk membangun rangkaian logika dari persamaan Boolean. 3. Untuk memperkenalkan beberapa konsep dasar dan
Lebih terperinciAljabar Boolean. Rinaldi Munir/IF2151 Mat. Diskrit 1
Aljabar Boolean Rinaldi Munir/IF25 Mat. Diskrit Definisi Aljabar Boolean Misalkan terdapat - Dua operator biner: + dan - Sebuah operator uner:. - B : himpunan yang didefinisikan pada operator +,, dan -
Lebih terperinciebook PRINSIP & PERANCANGAN LOGIKA Fakultas Teknologi Industri Universitas Gunadarma 2013
Penyusun :. Imam Purwanto, S.Kom, MMSI 2. Ega Hegarini, S.Kom., MM 3. Rifki Amalia, S.Kom., MMSI 4. Arie Kusumawati, S.Kom ebook PRINSIP & PERANCANGAN LOGIKA Fakultas Teknologi Industri Universitas Gunadarma
Lebih terperinciGambar 28 : contoh ekspresi beberapa logika dasar Tabel 3 : tabel kebenaran rangkaian gambar 28 A B C B.C Y = (A+B.C )
5. RANGKAIAN KOMBINASIONAL Pada dasarnya rangkaian logika (digital) yang dibentuk dari beberapa gabungan komponen elektronik yang terdiri dari bermacam-macam Gate dan rangkaian-rangkaian lainnya, sehingga
Lebih terperinciDefinisi Aljabar Boolean
Aljabar Boolean Definisi Aljabar Boolean Misalkan terdapat - Dua operator biner: + dan - Sebuah operator uner:. - B : himpunan yang didefinisikan pada operator +,, dan - dan adalah dua elemen yang berbeda
Lebih terperinciBAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA
BAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA OBYEKTIF : - Memahami perangkat lunak Xilinx - Mampu menggambarkan gerbang digital dasar pada schematic editor - Mampu mensimulasikan gerbang dasar
Lebih terperinciAljabar Boolean. IF2120 Matematika Diskrit. Oleh: Rinaldi Munir Program Studi Informatika, STEI-ITB. Rinaldi Munir - IF2120 Matematika Diskrit
Aljabar Boolean IF22 Matematika Diskrit Oleh: Rinaldi Munir Program Studi Informatika, STEI-ITB Rinaldi Munir - IF22 Matematika Diskrit Pengantar Aljabar Boolean ditemukan oleh George Boole, pada tahun
Lebih terperinciAljabar Boolean. Matematika Diskrit
Aljabar Boolean Matematika Diskrit Definisi Aljabar Boolean Misalkan terdapat - Dua operator biner: + dan - Sebuah operator uner:. - B : himpunan yang didefinisikan pada operator +,, dan - dan adalah dua
Lebih terperinciTI 2013 IE-204 Elektronika Industri & Otomasi UKM
TI 23 IE-24 Elektronika Industri & Otomasi UKM Lampiran C Aljabar Boolean Tupel Misalkan terdapat - Dua operator biner: + dan - Sebuah operator uner:. - B : himpunan ang didefinisikan pada operaror +,,
Lebih terperinciSISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Lebih terperinciBAHAN AJAR SISTEM DIGITAL
BAHAN AJAR SISTEM DIGITAL JURUSAN TEKNOLOGI KIMIA INDUSTRI PENDIDIKAN TEKNOLOGI KIMIA INDUSTRI MEDAN Disusun oleh : Golfrid Gultom, ST Untuk kalangan sendiri 1 DASAR TEKNOLOGI DIGITAL Deskripsi Singkat
Lebih terperinciMETODE MC CLUESKEY. Disusun Oleh: Syabrul Majid
METODE MC CLUESKEY Disusun Oleh: Syabrul Majid 131421058 PROGRAM STUDI S1 ILMU KOMPUTER EKSTENSI DEPARTEMEN ILMU KOMPUTER FAKULTAS ILMU KOMPUTER DAN TEKNOLOGI INFORMASI UNIVERSITAS SUMATERA UTARA MEDAN
Lebih terperinciPETA KARNAUGH 3.1 Peta Karnaugh Untuk Dua Peubah
3 PETA KARNAUGH Telah ditunjukkan di bab sebelumnya bahwa penyederhanaan fungsi Boole secara aljabar cukup membosankan dan hasilnya dapat berbeda dari satu orang ke orang lain, tergantung dari kelincahan
Lebih terperinciSistem Digital. Dasar Digital -4- Sistem Digital. Missa Lamsani Hal 1
Sistem Digital Dasar Digital -4- Missa Lamsani Hal 1 Materi SAP Gerbang-gerbang sistem digital sistem logika pada gerbang : Inverter Buffer AND NAND OR NOR EXNOR Rangkaian integrasi digital dan aplikasi
Lebih terperinciLEMBAR TUGAS MAHASISWA ( LTM )
LEMBAR TUGAS MAHASISWA ( LTM ) RANGKAIAN DIGITAL Program Studi Teknik Komputer Jenjang Pendidikan Program Diploma III Tahun AMIK BSI NIM NAMA KELAS :. :.. :. Akademi Manajemen Informatika dan Komputer
Lebih terperinciALJABAR BOOLEAN R I R I I R A W A T I, M. K O M L O G I K A M A T E M A T I K A 3 S K S
ALJABAR BOOLEAN R I R I I R A W A T I, M. K O M L O G I K A M A T E M A T I K A 3 S K S AGENDA SISTEM BILANGAN DESIMAL, BINER, OCTAL, HEXADESIMAL DEFINISI ALJABAR BOOLEAN TABEL KEBENARAN ALJABAR BOOLEAN
Lebih terperinciMODUL 3 GERBANG LOGIKA DASAR
MODUL 3 GERBANG LOGIKA DASAR A. TEMA DAN TUJUAN KEGIATAN PEMBELAJARAN. Tema : Gerbang Logika Dasar 2. Fokus Pembahasan Materi Pokok :. Definisi Gerbang Logika Dasar 2. Gerbang-gerbang Logika Dasar 3. Tujuan
Lebih terperinciO L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012
O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012 Outline Penjelasan tiga operasi logika dasar dalam sistem digital. Penjelasan Operasi dan Tabel Kebenaran logika AND, OR, NAND, NOR
Lebih terperinciAljabar Boolean. Rudi Susanto
Aljabar Boolean Rudi Susanto Tujuan Pembelajaran Bisa menghasilkan suatu realisasi rangkaian elektronika digital dari suatu persamaan logika matematika Persamaan logika matematika tersebut dimodifikasi
Lebih terperinciTabulasi Quine McCluskey
Tabulasi Quine McCluskey Tabulasi Quine McCluskey Penyederhanaan fungsi menggunakan tabulasi atau metode Quine McCluskey. Metode penyederhanaan atau yang sering diesebut dengan metode Quine McCluskey,
Lebih terperinciGerbang gerbang Logika -5-
Sistem Digital Gerbang gerbang Logika -5- Missa Lamsani Hal 1 Gerbang Logika 3 gerbang dasar adalah : AND OR NOT 4 gerbang turunan adalah : NAND NOR XOR XNOR Missa Lamsani Hal 2 Gerbang NAND (Not-AND)
Lebih terperinciSISTEM DIGITAL 1. PENDAHULUAN
SISTEM DIGITAL Perkembangan teknologi dalam bidang elektronika sangat pesat, kalau beberapa tahun lalu rangkaian elektronika menggunakan komponen tabung hampa, komponen diskrit, seperti dioda, transistor,
Lebih terperinciPENDAHULUAN SISTEM DIGITAL
PENDAHULUAN SISTEM DIGITAL a. Representation of Logic Function Sejarah sampai terbentuknya Logic function Pada awalnya saat ingin membuat suatu rangkaian, komponen-komponen yang ada harus dirangkai, kemudian
Lebih terperinciBAB 4. Aljabar Boolean
BAB 4 Aljabar Boolean 1. PENDAHULUAN Aljabar Boolean merupakan lanjutan dari matakuliah logika matematika. Definisi aljabar boolean adalah suatu jenis manipulasi nilai-nilai logika secara aljabar. Contoh
Lebih terperinciMODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
Lebih terperinciDefinisi Aljabar Boolean
Aljabar Boolean 1 Definisi Aljabar Boolean Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner dan operasi-operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf
Lebih terperinci4.1 Menguraikan Rangkaian-Rangkaian Logika Secara Aljabar. Gambar 4.1 Rangkaian logika dengan ekspresi Booleannya
BAB IV ALJABAR BOOLEAN 4.1 Menguraikan Rangkaian-Rangkaian Logika Secara Aljabar Setiap rangkaian logika, bagaimanapun kompleksnya, dapat diuraikan secara lengkap dengan menggunakan operasi-operasi Boolean
Lebih terperinciSoal Latihan Bab Tentukanlah kompelemen 1 dan kompelemen 2 dari bilangan biner berikut:
1 Soal Latihan Bab 1 1. Nyatakanlah bilangan-bilangan desimal berikut dalam sistem bilangan: a. Biner, b. Oktal, c. Heksadesimal. 5 11 38 1075 35001 0.35 3.625 4.33 2. Tentukanlah kompelemen 1 dan kompelemen
Lebih terperinciRangkaian Multilevel
Quine Quine Kuliah#5 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik Quine Sebelumnya dibahas tentang optimasi rangkaian dengan penyederhanaan
Lebih terperinciComparator, Parity Generator, Converter, Decoder
Comparator, Parity Generator, Converter, Decoder Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Bahan Presentasi
Lebih terperinciBAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA
BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA Alokasi Waktu : 8 x 45 menit Tujuan Instruksional Khusus : 1. Mahasiswa dapat menjelaskan theorema dan sifat dasar dari aljabar Boolean. 2. Mahasiswa dapat menjelaskan
Lebih terperinciRANGKAIAN LOGIKA DISKRIT
RANGKAIAN LOGIKA DISKRIT Materi 1. Gerbang Logika Dasar 2. Tabel Kebenaran 3. Analisa Pewaktuan GERBANG LOGIKA DASAR Gerbang Logika blok dasar untuk membentuk rangkaian elektronika digital Sebuah gerbang
Lebih terperinciARSITEKTUR DAN ORGANISASI KOMPUTER Aljabar Boolean, Gerbang Logika, dan Penyederhanaannya
ARSITEKTUR DAN ORGANISASI KOMPUTER Aljabar Boolean, Gerbang Logika, dan Penyederhanaannya Disusun Oleh : Indra Gustiaji Wibowo (233) Kelas B Dosen Hidayatulah Himawan,ST.,M.M.,M.Eng JURUSAN TEKNIK INFORMATIKA
Lebih terperinciDIKTAT SISTEM DIGITAL
DIKTAT SISTEM DIGITAL Di Susun Oleh: Yulianingsih Fitriana Destiawati UNIVERSITAS INDRAPRASTA PGRI JAKARTA 2013 DAFTAR ISI BAB 1. SISTEM DIGITAL A. Teori Sistem Digital B. Teori Sistem Bilangan BAB 2.
Lebih terperinciPercobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY E-mail : sumarna@uny.ac.id Tujuan : 1. Mengenal cara kerja dari peraga 7-segmen 2. Mengenal cara kerja rangkaian
Lebih terperinciBentuk Standar Ungkapan Boolean. Instruktur : Ferry Wahyu Wibowo, S.Si., M.Cs.
Bentuk Standar Ungkapan Boolean Instruktur : Ferry Wahyu Wibowo, S.Si., M.Cs. Bentuk Standar Ungkapan Boolean Sum-of-Product (SOP) Diturunkan dari tabel kebenaran untuk fungsi dengan mempertimbangkan baris
Lebih terperinciTABULASI QUINE-McCLUSKEY
4 TABULASI QUINE-McCLUSKEY Untuk fungsi-fungsi dengan cacah peubah yang lebih besar dari 6, terlebih untuk sistem dengan keluaran ganda (MIMO, Multiple Input Multiple Output) di mana beberapa keluaran
Lebih terperinciGERBANG GERBANG LOGIKA
GERBANG GERBANG LOGIKA Gerbang-gerbang logika atau dapat juga dinamai rangkaian pintu (gate circuits). Gerbang-gerbang logika ini banyak sekali penerapannya di dunia industri terutama yang digunakan dalam
Lebih terperinciGERBANG LOGIKA. Keadaan suatu sistem Logika Lampu Switch TTL CMOS NMOS Test 1 Tinggi Nyala ON 5V 5-15V 2-2,5V TRUE 0 Rendah Mati OFF 0V 0V 0V FALSE
GERBANG LOGIKA I. KISI-KISI. Gerbang Logika Dasar (AND, OR, NOT, NAND, NOR, EXOR, EXNOR). AStable Multi Vibrator (ASMV) dan MonoStable MultiVibrator (MSMV). BiStable Multi Vibrator (SR-FF, JK-FF, D-FF,
Lebih terperinciBAB III ALJABAR BOOLE (BOOLEAN ALGEBRA)
TEKNIK DIGITAL-ALJABAR Boole/HAL. 1 BAB III ALJABAR BOOLE (BOOLEAN ALGEBRA) PRINSIP DASAR ALJABAR BOOLE Aljabar boole adalah suatu teknik matematika yang dipakai untuk menyelesaikan masalah-masalah logika.
Lebih terperinciPERCOBAAN DIGITAL 01 GERBANG LOGIKA DAN RANGKAIAN LOGIKA
PERCOBAAN DIGITAL GERBANG LOGIKA DAN RANGKAIAN LOGIKA .. TUJUAN PERCOBAAN. Mengenal berbagai jenis gerbang logika 2. Memahami dasar operasi logika untuk gerbang AND, NAND, OR, NOR. 3. Memahami struktur
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Lebih terperinciPRAKTIKUM RANGKAIAN DIGITAL
PRAKTIKUM RANGKAIAN DIGITAL RANGKAIAN LOGIKA TUJUAN 1. Memahami berbagai kombinasi logika AND, OR, NAND atau NOR untuk mendapatkan gerbang dasar yang lain. 2. Menyusun suatu rangkaian kombinasi logika
Lebih terperinciBAB IV PETA KARNAUGH (KARNAUGH MAPS)
TEKNIK DIGITAL-PETA KARNAUGH/HAL. 1 BAB IV PETA KARNAUGH (KARNAUGH MAPS) PETA KARNAUGH Selain dengan teorema boole, salah satu cara untuk memanipulasi dan menyederhanakan fungsi boole adalah dengan teknik
Lebih terperinci18/09/2017. Fakultas Teknologi dan Desain Program Studi Teknik Informatika
8/09/207 Fakultas Teknologi dan Desain Program Studi Teknik Informatika 8/09/207 Capaian Pembelajaran Mahasiswa mampu menyederhanakan persamaan logika menggunakan Karnaugh Map (K-Map). Mahasiswa mampu
Lebih terperinciLAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)
LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR) Diajukan untuk memenuhi salah satu tugas mata kuliah Elektronika Lanjut Dosen Pengampu : Ahmad Aminudin, M.Si Oleh : Aceng Kurnia Rochmatulloh (1305931)
Lebih terperinciARITMATIKA ARSKOM DAN RANGKAIAN DIGITAL
ARITMATIKA ARSKOM DAN RANGKAIAN DIGITAL Oleh : Kelompok 3 I Gede Nuharta Negara (1005021101) Kadek Dwipayana (1005021106) I Ketut Hadi Putra Santosa (1005021122) Sang Nyoman Suka Wardana (1005021114) I
Lebih terperinciRangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
Kuliah#2 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan materi kuliah TSK205 Sistem
Lebih terperinciyang paling umum adalah dengan menspesifikasikan unsur unsur pembentuknya (Definisi 2.1 Menurut Lipschutz, Seymour & Marc Lars Lipson dalam
2.1 Definisi Aljabar Boolean Aljabar Boolean dapat didefinisikan secara abstrak dalam beberapa cara. Cara yang paling umum adalah dengan menspesifikasikan unsur unsur pembentuknya dan operasi operasi yang
Lebih terperinciSistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
Lebih terperinciRepresentasi Boolean
Aljabar Boolean Boolean Variable dan Tabel Kebenaran Gerbang Logika Aritmatika Boolean Identitas Aljabar Boolean Sifat-sifat Aljabar Boolean Aturan Penyederhanaan Boolean Fungsi Eksklusif OR Teorema De
Lebih terperinciDASAR ALJABAR BOOLEAN
DASAR ALJABAR BOOLEAN Dalam mengembangkan sistem Aljabar Boolean Perlu memulainya dengan asumsi asumsi yakni Postulat Boolean dan Teorema Aljabar Boolean. Postulat Boolean :.. = 2.. = di turunkan dari
Lebih terperinciMengenal Gerbang Logika (Logic Gate)
Mengenal Gerbang Logika (Logic Gate) Anjar Syafari anjar.syafari@gmail.com http://ansitea.blogspot.com Lisensi Dokumen: Seluruh dokumen di IlmuKomputer.Com dapat digunakan, dimodifikasi dan disebarkan
Lebih terperinciKuliah#3 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto
,, Kuliah#3 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro , Sebelumnya dibahas tentang konsep rangkaian logika: Representasi biner dan saklar sebagai elemen
Lebih terperinciBAB V RANGKAIAN ARIMATIKA
BAB V RANGKAIAN ARIMATIKA 5.1 REPRESENTASI BILANGAN NEGATIF Terdapat dua cara dalam merepresentasikan bilangan biner negatif, yaitu : 1. Representasi dengan Tanda dan Nilai (Sign-Magnitude) 2. Representasi
Lebih terperinciAljabar Boolean dan Sintesis Fungsi. Logika
dan Sintesis Fungsi dan Sintesis Fungsi Kuliah#3 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Pengantar dan Sintesis Fungsi Dalam
Lebih terperinciPENYEDERHANAAN DENGAN KARNAUGH MAP
PENYEDERHANAAN DENGAN KARNAUGH MAP Karnaugh Map adalah pengganti persamaan aljabar boole. Maksud penulisan variable pada peta (map) ini, agar dalam peta hanya ada satu variable yang berubah dari bentuk
Lebih terperinciKonversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:
Peta Karnaugh Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan: Tabel kebenaran yang menggambarkan bagaimana sebuah sistem digital harus bekarja Perancangan sistem
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
/26/26 DCHB3 Konfigurasi Perangkat Keras Komputer Desain Rangkaian Logika Kombinasional /26/26 DCHB3 Konfigurasi Perangkat Keras Komputer /26/26 Inti pembelajaran Bisa merealisasikan persamaan Boolean
Lebih terperinciMODUL I PENGENALAN ALAT
MODUL PRAKTIKUM SISTEM DIGITAL 1 I. DASAR TEORI 1. Konsep Dasar Breadboard MODUL I PENGENALAN ALAT Breadboard digunakan untuk mengujian dan eksperimen rangkaian elektronika. Breadboard sangat baik sekali
Lebih terperinciUngkapan Boolean dan Aljabar Boolean. Instruktur : Ferry Wahyu Wibowo, S.Si., M.Cs.
Ungkapan Boolean dan Aljabar Boolean Instruktur : Ferry Wahyu Wibowo, S.Si., M.Cs. Ungkapan Boolean Ungkapan Boolean terdiri dari Contoh Literal variabel dan komplemennya Operasi Logika F = A.B'.C + A'.B.C'
Lebih terperinciPEMANFAATAN APLIKASI ELECTRONIC WORKBENCH (EWB) PADA MATA KULIAH LOGIKA INFORMATIKA MATERI GERBANG LOGIKA
PEMANFAATAN APLIKASI ELECTRONIC WORKBENCH (EWB) PADA MATA KULIAH LOGIKA INFORMATIKA MATERI GERBANG LOGIKA Sigit Susanto Putro Program Studi Teknik Informatika Fakultas Teknik Universitas Trunojoyo E-mail:
Lebih terperinciPeta Karnaugh (K Map) 1. Format K Map 2. K Map Looping 3. Simplification Process 4. Don t Care Condition
Peta Karnaugh (K Map) 1. Format K Map 2. K Map Looping 3. Simplification Process 4. Don t Care Condition Metode Peta Karnaugh Karnaugh Map (K map) Alat bantu grafis dalam penyederhanaan persamaan logic
Lebih terperinciMATERI 2 COMBINATIONAL LOGIC
Pengantar : :. MATERI 2 COMBINATIONAL LOGIC Rangkaian digital adalah mrp komponen perangkat keras (hardware) yang memanipulasi informasi biner. Rangkaian diimplementasikan dengan menggunakan transistor-transistor
Lebih terperinciAljabar Boolean dan Peta Karnough
Aljabar Boolean dan Peta Karnough a. Logic Function minimization Pada rangkaian yang cukup rumit, kombinasi variable di logic function yang diperoleh dari hasil table kebenaran biasanya pun cukup banyak.
Lebih terperinciFPMIPA UPI ILMU KOMPUTER I. TEORI HIMPUNAN
I. TEORI HIMPUNAN 1. Definisi Himpunan hingga dan Tak hingga 2. Notasi himpuanan 3. Cara penulisan 4. Macam-macam Himpunan 5. Operasi Himpunan 6. Hukum pada Operasi Himpunan 7. Perkalian Himpunan (Product
Lebih terperinciRuko Jambusari No. 7A Yogyakarta Telp. : ; Fax. :
DASAR TEKNIK DIGITAL Oleh : Pernatin Tarigan Edisi Pertama Cetakan Pertama, 2012 Hak Cipta 2012 pada penulis, Hak Cipta dilindungi undang-undang. Dilarang memperbanyak atau memindahkan sebagian atau seluruh
Lebih terperinciAplikasi Aljabar Boolean dalam Komparator Digital
Aplikasi Aljabar Boolean dalam Komparator Digital Ade Yusuf Rahardian / 13514079 1 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Jl. Ganesha 10 Bandung
Lebih terperinciGerbang dan Rangkaian Logika
Gerbang dan Rangkaian Logika Teknik Digital (TKE 071207) Iwan Setiawan stwn at unsoed.ac.id Pemutakhiran terakhir: 24/04/11 20:51 rangkaian digital beroperasi dalam mode biner. (masukan tegangan bernilai
Lebih terperinciSILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktivitas Pembelajaran
SILABUS MATAKULIAH Revisi : - Tanggal Berlaku : September 2014 A. Identitas 1. Nama Matakuliah : A11.54304/ Sistem Digital 2. Program Studi : Teknik Informatika-S1 3. Fakultas : Ilmu Komputer 4. Bobot
Lebih terperinci0.(0.1)=(0.0).1 0.0=0.1 0=0
Latihan : 1. Diketahui himpunan B dengan tiga buah nilai (0,1,2) dan dua buah operator, + dan. kaidah operasi dengan operator + dan didefinisikan pada tabel di bawah ini : + 0 1 2 0 0 0 0 1 0 1 1 2 0 1
Lebih terperinciGerbang logika dasar: AND, OR, NOT, NAND dan NOR
K O N S E P R A N G K A I A N L O G I K A 1 Sistem digital dapat dimodelkan ke dalam rangkaian logika. Rangkaian logika ini mempunyai satu atau lebih masukan dan satu atau/lebih keluaran. Rangkaian logika
Lebih terperinciGERBANG LOGIKA RINI DWI PUSPITA
SMKN 3 BUDURN GERBNG LOGIK RINI DWI PUSPIT 207 J L. J E N G G O L O C S I D O R J O 0 BB I PENDHULUN. Deskripsi Relasi logik dan fungsi gerbang dasar merupakan salah satu kompetensi dasar dari mata pelajaran
Lebih terperinciBAB IV : RANGKAIAN LOGIKA
BAB IV : RANGKAIAN LOGIKA 1. Gerbang AND, OR dan NOT Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan
Lebih terperinciBAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN
BAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN A. Tabel Kebenaran (Truth Table) Tabel kebenaran merupakan tabel yang menunjukkan pengaruh pemberian level logika pada input suatu rangkaian logika terhadap
Lebih terperinciGERBANG UNIVERSAL. I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran
GERBANG UNIVERSAL I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran II. PENDAHULUAN Gerbang universal adalah salah satu gerbang dasar yang dirangkai sehingga menghasilkan
Lebih terperinciRangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed
Rangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed Iwan Setiawan Tahun Ajaran 2012/2013 Operasi logika dasar. Aljabar Boolean. (menggambarkan
Lebih terperinciRangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
Kuliah#2 TKC205 Sistem Digital - TA 2013/2014 Eko Didik Sistem Komputer - Universitas Diponegoro http://didik.blog.undip.ac.id 1 Tentang Kuliah Sebelumnya dibahas tentang: Deskripsi, tujuan, sasaran dan
Lebih terperinciSEMINAR NASIONAL PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER.
PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER. Sabran 1*, Muliadi 2 1,2 Dosen PTA FT Universitas Negeri Makassar * sabran_fh66@yahoo.com ABSTRAK Penelitian
Lebih terperinciRANGKAIAN KOMBINASIONAL
RANGKAIAN KOMBINASIONAL LUH KESUMA WARDHANI JurusanTIF UIN SUSKA Riau LOGIKA KOMBINASI Merupakan jenis rangkaian logika yang keadaan outputnya hanya tergantung dari kombinasi input nya saja. Aljabar Boolean
Lebih terperinciGerbang Logika. Input (A) Output (Y) 0 (Rendah) 1 (Tinggi) Tinggi (1) Rendah (0) Tabel Kebenaran/Logika Inverter
Gerbang Logika Apa itu gerbang logika? Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan rendah.
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL
No. SIL/EKA/EKA239/22 Revisi : 00 Tgl: 21 Juni 2010 Hal 1 dari 5 MATA KULIAH : TEKNIK DIGITAL KODE MATA KULIAH : EKA 239 SEMESTER : 2 PROGRAM STUDI : PENDIDIKAN TEKNIK INFORMATIKA DOSEN PENGAMPU : UMI
Lebih terperinciMODUL TEKNIK DIGITAL MODUL IV ALJABAR BOOLE DAN RANGKAIAN KOMBINASIONAL
MODUL TEKNIK DIGITAL MODUL IV ALJABAR BOOLE DAN RANGKAIAN KOMBINASIONAL YAYASAN SANDHYKARA PUTRA TELKOM SMK TELKOM SANDHY PUTRA MALANG 2008 RENCANA PELAKSANAAN PEMBELAJARAN MODUL IV ALJABAR BOOLE & RANGKAIAN
Lebih terperinciBAB III LANDASAN TEORI. lingkungan. Apapun macam teknologi pengolahan air limbah domestik maupun
BAB III LANDASAN TEORI 3.1 Waste Water Treatment Teknologi pengolahan air limbah adalah kunci dalam memelihara kelestarian lingkungan. Apapun macam teknologi pengolahan air limbah domestik maupun industri
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL Gerbang Logika Dasar, Universal NAND dan Semester 3
1. Kompetensi FAKULTAS TEKNIK No. LST/PTI/PTI6205/02 Revisi: 00 Tgl: 8 September 2014 Page 1 of 6 Dengan mengikuti perkuliahan praktek, diharapkan mahasiswa memiliki kedisiplinan, tanggung jawab dan dapat
Lebih terperinciLAPORAN AKHIR PRAKTIKUM SISTEM DIGITAL. Nama : ALI FAHRUDDIN NIM : DBC Kelas : K Modul : IV (Minimisasi Fungsi 3 Variabel)
LAPORAN AKHIR PRAKTIKUM SISTEM DIGITAL Nama : ALI FAHRUDDIN NIM : DBC 113 046 Kelas : K Modul : IV (Minimisasi Fungsi 3 Variabel) JURUSAN/PROGRAM STUDI TEKNIK INFORMATIKA FAKULTAS TEKNIK UNIVERSITAS PALANGKA
Lebih terperinciElektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan. Yusron Sugiarto
Elektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan Yusron Sugiarto Materi Kuliah Analog dan Digital? Elektronika Analog Digital Analog vs Digital Analog Teknologi: Teknologi analog merekam
Lebih terperinciBAB III GERBANG LOGIKA DAN ALJABAR BOOLEAN
A III GERANG LOGIKA DAN ALJAAR OOLEAN 3. Pendahuluan Komputer, kalkulator, dan peralatan digital lainnya kadang-kadang dianggap oleh orang awam sebagai sesuatu yang ajaib. Sebenarnya peralatan elektronika
Lebih terperinci