TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

Transkripsi

1 ,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi 1 bit Berikutnya akan dibahas tentang elemen penyimpan n-bit berupa register dan pencacah (counter) register n-bit, meliputi register data dan register geser pencacah n-bit, meliputi pencacah maju dan/atau mundur, sinkron atau asinkron blok penyimpan informasi yang lebih besar, yaitu (Static Random Access Memory)

2 Referensi:, 1. Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill, 2005 Bab 7.8 tentang Bab 7.9, 7.10 tentang Counter 2. Lee Chin Wei and Andrew Long, synchronous counter - final report Kompentensi Dasar Setelah mempelajari bab ini, mahasiswa akan mampu: 1. [C2] menjelaskan struktur dan fungsi register dan shift register 2. [C3] memprogram modul Verilog untuk register dan register geser 3. [C3] memprogram modul Verilog untuk pencacah up/down asinkron/sinkron 4. [C2] menjelaskan tentang dan prinsip kerjanya dengan tepat 5. [C4] mensimulasikan modul-modul tersebut 6. [C5] membuat modul-modul HDL tersintesis untuk register dan counter dengan fungsi serupa dengan IC seri 74xx,

3 Bahasan, Geser, Sebuah flip-flop dapat menyimpan 1 bit data n-bit tersusun atas n buah flip-flip untuk menyimpan n-bit data Contoh penggunaan register: Menahan (hold) sebuah keluaran nilai data dari suatu rangkaian aritmatika Menahan (hold) nilai pencacah dalam rangkaian counter/pencacah Sinyal clock digunakan secara bersama oleh tiap flip-flop dalam sebuah register Geser

4 Geser, Merupakan sebuah register yang dapat menggeser isinya sejauh 1 bit perclock Bisa geser ke kanan atau ke kiri atau kedua arah Geser Geser Kanan, Data digeser ke kanan secara serial menggunakan masukan In Isi dari tiap flip-flop ditransfer ke flip-flop berikutnya di tiap transisi naik sinyal clock In Q1 Q2 Q3 Q4 t t t t t t t t Geser

5 Geser dengan Akses Paralel Tipe transfer data di sistem komputer transfer paralel: trasfer n-bit data sekaligus transfer serial: transfer 1-bit bit dalam satu waktu Untuk mentransfer data secara serial, data diletakkan dalam suatu register secara paralel (dalam waktu 1 siklus clock) dan digeser keluar satu bit dalam satu waktu Disebut sebagai konversi data parallel-ke-serial Jika bit-bit diterima secara serial, setelah n siklus clock, isid ari register dapat diakses secara paralel sebagai sebuah data n-bit Disebut sebagai konversi data serial-ke-paralel, Geser Geser dengan Akses Paralel Rangkaian / Struktur, Geser

6 Pencacah Pencacah digunakan di rangkaian aritmatika untuk pencacahan Rangkaian dapat berupa pencacah naik +1 (incremental) maupun turun -1 (decremental) Rangkaian counter ini dapat digunakan melakukan beberapa fungsi, misalnya Menghitung kejadian dari suatu kejadian (event) Membangkitkan interval waktu untuk mengontrol pekerjaan-pekerjaan (task) di sistem digital Menghitung waktu mundur antar event Rangkaian counter yang paling sederhana dapat dibuat dengan menggunakan flip-flop T flip-flop T secara natural cocok untuk diimplementasikan di operasi pencacahan, Tipe Pencacah Pencacah asinkron Dibentuk dengan memberikan sinyal clock ke satu flip-flop Clock untuk flip-flop berikutnya diperloleh dari keluaran flip-flop sebelumnya Respon lambat karena sumber clock ripple dari satu tahap ke tahap berikutnya Pencacah sinkron Efek ripple serupa dengan rangkaian penjumlah ripple-carry (RCA) Dibentuk dengan memberikan sinyal clock ke semua flip-flop di waktu yang sama Menggunakan sebuah sumber clock tunggal Mempunyai respon yang lebih cepat daripada pencacah asinkron,

7 Pencacah Naik dengan Flip-flop T Pencacah 3-bit yang dapat mencacah 0 sampai 7 atau pencacah module-8 Masukan clock untuk ketiga flip-flop dikoneksikan secara kaskade Flip-flop pertama terkoneksi ke Clock Flip-flop berikutnya, sinyal clocknya didrive dari keluaran Q flip-flop sebelumnya Rangkaian seperti ini disebut sebagai pencacah asinkron atau pencacah ripple Masukan T tiap flip-flop dikoneksikan ke konstan 1 State tiap flip-flop akan dibalik (toggle) setiap transisi naik clocknya, Diagram Pewaktuan Pencacah Naik, Nilai Q 0 akan toggle setiap clock cycle Perubahan terjadi setelah transisi naik sinyal clock Nilai Q 1 akan toggle setelah transisi turun dari Q 0, demikian juga Q 2 Nilai Q 2 Q 1 Q 0 menunjukkan nilai pencacahnya

8 Pencacah Turun dengan Flip-flop T, Mirip dengan rangkaian pencacah naik, kecuali masukan clock flip-flop kedua dan seterusnya berasal dari keluaran Q flip-flop sebelumnya Diagram Pewaktuan Pencacah Turun, Nilai Q 0 akan toggle setiap clock cycle Perubahan terjadi setelah transisi naik sinyal clock Nilai Q 1 akan toggle setelah transisi naik dari Q 0, demikian juga Q 2 Nilai Q 2 Q 1 Q 0 menunjukkan nilai pencacahnya

9 Latihan, Desain pencacah naik/turun 3-bit menggunakan flip-flop T. Sebuah masukan kontrol Up/Down harus disertakan. Jika Up/Down = 0 rangkaian berfungsi sebagai pencacah naik. Jika Up/Down = 1 rangkaian berfungsi sebagai pencacah turun Petunjuk: gunakan gerbang XOR di tiap masukan clock flip-flop, kecuali yang pertama, Pencacah sinkron dibentuk dengan memberikan sinyal clock ke semua flip-flop di waktu yang sama Menggunakan sebuah sumber clock tunggal Mempunyai respon yang lebih cepat daripada pencacah asinkron Pencacah sinkron dengan flip-flop T T 0 = 1 T 1 = Q 0 T 2 = Q 0 Q 1 T 3 = Q 0 Q 1 Q 2. T n = Q 0 Q 1 Q n-1 Least significant bit, Q 0, berubah setiap siklus clock Bit pertama Q 1, hanya berubah saat Q 0 = 1 Bit kedua Q 2, hanya berubah saat Q 0 = Q 1 = 1 Atau setiap flip-flop akan berubah statenya hanya jika semua flip-flop sebelumnya berada di state Q = 1

10 Naik dengan TFF Pencacah sinkron naik 4-bit, Mempercepat Pencacah, Mempunyai (n-2) delay gerbang AND Bagaimana mempercepat pencacah? Gerbang AND kedua langsung mengambil input dari Q 0 dan Q 1 serta Q 2 (total 3 input), bukan keluaran dari AND pertama

11 Turun?, Masukan T dan gerbang AND berasal dari Q Rangkaian? Sinyal Enable dan Clear Dalam rangkaian sebelumnya, keluaran pencacah berubah sebagai response terhadap pulsa Clock Kadang diinginkan untuk menon-aktifkan pencacahan atau mereset pencacah (clear) Memerlukan sinyal kontrol Enable Menggunakan flip-flop dengan kemampuan Clear asinkron Pencacah direset ke 0 jika Clear=0 (aktive-low), Sinyal kontrol Enable dihubungkan langsung ke masukan flip-flop pertama Jika Enable=0, maka semua masukan T flip-flop akan 0

12 dengan Flip-Flop Data (DFF) Secara natural, TFF digunakan sebagai pencacah. Namun, terdapat beberapa alternatif implementasi: Flip-flop JK dengan masukan J dan K saling dihubungkan, sehingga membentuk flip-flop T Flip-flop D (DFF) Metode formal untuk membuat pencacah dengan DFF:, Sebuah pencacah naik 4-bit akan mencacah urutan 0, 1, 2, 3,, 15, 0, 1, Pencacahan ini diberikan oleh keluaran flip-flop Q 3 Q 2 Q 1 Q 0 Nilai masukan D diberikan sebagai berikut: D 0 = Q 0 Enable D 1 = Q 1 Q 0 Enable D 2 = Q 2 Q 1 Q 0 Enable D 3 = Q 3 Q 2 Q 1 Q 0 Enable Untuk sistem yang lebih besar: D i = Q i Q i 1 Q i 2 Q 1 Q 0 Enable Pencacah Naik Sinkron 4-bit dengan DFF,

13 Pencacah dengan Load Paralel, Pencacah biasanya memulai penghitungan dengan nilai 0 Sebuah masukan asinkron dapat digunakan untuk keperluan ini Mungkin diinginkan juga, pencacah memulai dengan nilai selain 0 (non-zero) Perlu menambah rangkaian untuk menyediakan kemampuan load paralel Masukan kontrol, load, digunakan untuk memilih mode operasi Load=0, mode pencacahan Load=1, mode load nilai baru ke pencacah Pencacah dengan Load Paralel,

14 Creative Common Attribution-ShareAlike 3.0 Unported (CC BY-SA 3.0) Anda bebas: untuk Membagikan untuk menyalin, mendistribusikan, dan menyebarkan karya, dan untuk Remix untuk mengadaptasikan karya Di bawah persyaratan berikut: Atribusi Anda harus memberikan atribusi karya sesuai dengan cara-cara yang diminta oleh pembuat karya tersebut atau pihak yang mengeluarkan lisensi. Berikan atribusi secukupnya jika Anda menggunakan karya ini. Pembagian Serupa Jika Anda mengubah, menambah, atau membuat karya lain menggunakan karya ini, Anda hanya boleh menyebarkan karya tersebut hanya dengan lisensi yang sama, serupa, atau kompatibel. Lihat: Creative Commons Attribution-ShareAlike 3.0 Unported License,