Rangkaian Kombinasional

dokumen-dokumen yang mirip
Sistem. Bab 6: Combinational 09/01/2018. Bagian

DECODER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Decoder. 3. Mendesain rangkaian Decoder

DCH1B3 Konfigurasi Perangkat Keras Komputer

BAB V RANGKAIAN ARIMATIKA

Lanjutan. Rangkaian Logika. Gambar Rangkaian Logika

PERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR

LAPORAN PRAKTIKUM DIGITAL

BAB V UNTAI NALAR KOMBINATORIAL

Karnaugh MAP (Bagian 1)

Tahun Akademik 2015/2016 Semester I. DIG1B3 Konfigurasi Perangkat Keras Komputer. Pertemuan 1: Representasi Data

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider

LAB SHEET TEKNIK DIGITAL. Dibuat oleh : Dilarang memperbanyak sebagian atau seluruh isi dokumen

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

BAB VI RANGKAIAN KOMBINASI

LAPORAN PRAKTIKUM DIGITAL

RANGKAIAN PEMBANDING DAN PENJUMLAH

Dari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

PRAKTIKUM RANGKAIAN DIGITAL

Muhammad Adri Abstrak

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL

LEMBAR TUGAS MAHASISWA ( LTM )

RENCANA PEMBELAJARAN SEMESTER (RPS)

PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA

Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian

BAB VI RANGKAIAN ARITMATIKA

BAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN

MULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

PENDAHULUAN SISTEM DIGITAL

Pengenalan Sistem Bilangan Biner dan Gerbang Logika

MODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL

RANGKAIAN ARITMETIKA 3

Berbagai Macam Bentuk Komputer

Comparator, Parity Generator, Converter, Decoder

Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

ARITHMETIC & LOGICAL UNIT (ALU) Arsitektur Komputer

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB VI RANGKAIAN-RANGKAIAN ARITMETIK

Sistem Digital. Dasar Digital -4- Sistem Digital. Missa Lamsani Hal 1

BAB VI ENCODER DAN DECODER

Realisasi Rangkaian Kombinasional

PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999

OPERASI DALAM SISTEM BILANGAN

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

PENGEMBANGAN MEDIA PEMBELAJARAN RANGKAIAN KOMBINASIONAL BERBASIS FLASH UNTUK MATA KULIAH TEKNIK DIGITAL

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

ARITMATIKA ARSKOM DAN RANGKAIAN DIGITAL

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

Modul 3 : Rangkaian Kombinasional 1

Jobsheet Praktikum PARALEL ADDER

Gambar 28 : contoh ekspresi beberapa logika dasar Tabel 3 : tabel kebenaran rangkaian gambar 28 A B C B.C Y = (A+B.C )

Prodi Pendidikan Ilmu Komputer Fakultas Keguruan dan Ilmu Pendidikan Universitas Ubudiyah Indonesia. Ceramah, diskusi dan Demonstrasi

Fakultas Teknologi Industri Universitas Gunadarma 2013

Representasi Bilangan dan Operasi Aritmatika

Aljabar Boolean. IF2120 Matematika Diskrit. Oleh: Rinaldi Munir Program Studi Informatika, STEI-ITB. Rinaldi Munir - IF2120 Matematika Diskrit

BAB I SISTEM BILANGAN DAN PENGKODEAN

SILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktivitas Pembelajaran

SISTEM DIGITAL 1. PENDAHULUAN

Field Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran

Arithmatika Komputer. Pertemuan 3

BAB II ARITMATIKA DAN PENGKODEAN

Sistem Digital. Sistem Angka dan konversinya

BAB I : APLIKASI GERBANG LOGIKA

SISTEM KONVERTER KODE DAN ADDER

PERCOBAAN 5. PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN K-MAP)

SEKOLAH TINGGI MANAJEMEN INFORMATIKA & KOMPUTER JAKARTA STI&K SATUAN ACARA PERKULIAHAN

MODUL I GERBANG LOGIKA

BAB IX RANGKAIAN PEMROSES DATA

ALJABAR BOOLEAN R I R I I R A W A T I, M. K O M L O G I K A M A T E M A T I K A 3 S K S

A0 B0 Σ COut

LAB #1 DASAR RANGKAIAN DIGITAL

INSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 14 (DAC 0808)

DASAR-DASAR TEKNIK DIGITAL SEMESTER III PROGRAM STUDI TEKNIK LISTRIK JURUSAN ELEKTRO POLITEKNIK NEGERI MALANG

RANGKAIAN LOGIKA DISKRIT

Pertemuan Ke-6 ARITMATIKA KOMPUTER

MODUL 1 SISTEM BILANGAN

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

MULTIPLEKSER DAN DEMULTIPLEKSER

Sistem Bilangan dan Pengkodean -2-

SATUAN ACARA PERKULIAHAN Mata Kuliah : Rangkaian Digital A

Organisasi Sistem Komputer

Kuliah#9 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014

Review Kuliah Sebelumnya

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A Kode : KK

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

MODUL PRAKTIKUM TEKNIK DIGITAL. Oleh Team Laboratorium

PRAKTIKUM TEKNIK DIGITAL

Representasi Bilangan dan Operasi Aritmatika

8/4/2011. Microprocessor & Microcontroller Programming. Sistem Bilangan. Sistem Bilangan. Sistem Bilangan. Sistem Bilangan

Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:

TEKNIK PENGOLAHAN CITRA. Kuliah 13 Kompresi Citra. Indah Susilawati, S.T., M.Eng.

BAB II SISTEM BILANGAN DAN KODE BILANGAN

PERANCANGAN SIMULATOR RANGKAIAN LOGIKA DENGAN VISUAL C++ Simulator Design Of Digital Logic Gate Using Visual C++

DIKTAT SISTEM DIGITAL

Representasi Bilangan dan Operasi Aritmatika

Transkripsi:

9/9/25 Tahun Akademik 25/26 Semester I DIGB3 Konfigurasi Perangkat Keras Komputer Rangkaian Kombinasional Mohamad Dani (MHM) E-mail: mohamaddani@gmailcom Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom Applied Science School Pokok Bahasan: Adder Subtractor Decoder Encoder

9/9/25 Rangkaian Kombinasional Rangkaian kombinasional adalah rangkaian logika diman keluarannya hanya ditentukan oleh kombinasi nilai masukan-masukannya Diagram Blok: I Y I I2 In- Rangkaian Logika Kombinasional Y Y2 Ym- In- I n Rangkaian Logika Kombinasional m Ym- Y a Complete I/O notation b Abridged I/O notation Prosedur Desain Menentukan Spesifikasi Rangkaian 2 Menentukan Algoritma 3 Menentukan Tabel Kebenaran 4 Menentukan Fungsi Keluaran Rangkaian 5 Menentukan Diagram Logika 6 Menguji Hasil Keluaran 2

9/9/25 Aritmatika Dasar: Half Adder) () Operasi yang dilakukan : (a) + (b) + (c) + (d) + Carry Bit Sum Bit Aritmatika Dasar: Half Adder) (2) Penentuan Tabel Kebenaran (Prosedur 3) : A B Carry Sum 3

9/9/25 Aritmatika Dasar: (Half Adder) (3) K-Map dari tabel kebenaran (Prosedur 4) : Sum B A Sum = A B Carry B A Hasil Realisasi Rangkaian Half Adder (Prosedur 5) : A B Carry AB AB Carry A B Carry Sum Aritmatika Dasar (Full Adder)() Tabel Kebenaran Rangkaian Full Adder : A B C in Sum C out 4

9/9/25 Aritmatika Dasar (Full Adder)(2) K-Map dari Tabel Kebenaran : Sum AB C in Sum A B C in C out AB C in C out AB AC in BC in C out A B C in Sum Full Adder dgn 2 buah HA Cin HA S A B HA Co 5

9/9/25 4-bit Ripple-Carry Binary Adder 4 Bit Binary Adder disusun dari 4 buah Full Adder B 3 A 3 B 2 A 2 B A B A FA C 3 C 2 C FA FA FA C C 4 S 3 S 2 S S Aritmatika Dasar: Half Subtractor () Operasi yang dilakukan : (a) (c) - - (b) Borrow Bit (d) - - Sub Bit Carry Bit 6

9/9/25 Aritmatika Dasar: Half Subtractor (2) Penentuan Tabel Kebenaran (Prosedur 3) : A B Sub Borrow Aritmatika Dasar: Half Subtractor (3) K-Map dari tabel kebenaran (Prosedur 4) : Hasil Realisasi Rangkaian Half Subtractor (Prosedur 5) : 7

9/9/25 Aritmatika Dasar (Full Subtractor)() Tabel Kebenaran Rangkaian Full Subtractor : A B B in Sub B out Aritmatika Dasar (Full Subtractor)(2) K-Map dari Tabel Kebenaran : 8

9/9/25 Aritmatika Dasar (Full Subtractor)(3) Realisasi Rangkaiannya: 4-bit Binary Subtractor 9

9/9/25 Rangkaian Multiplexer 2 ke() Tabel Kebenaran : X X 2 S F X X 2 S F X X 2 X X X 2 X 2 Bentuk Penyederhanaan Bentuk Tabel Kebenaran Lengkap Rangkaian Multiplexer 2 ke(2) K-Map dari Tabel Kebenaran : F x x 2 S F XS X 2S Realisasi dan Simbol Rangkaian : x s x 2 s f x x 2 f Rangkaian Multiplexer 2 ke Simbol Multiplexer 2 ke

9/9/25 BINARY DECODING Mengkonversi sebuah n-bit code ke dalam sebuah (satu) output yang aktif (low/high) Rangkaiannya dapat dibentuk menggunakan AND atau OR gate Jumlah masukan (input) < Jumlah Keluaran (Output) n input dan 2 n output Hanya satu output yang aktif(low/high) dari banyak input yang diberikan n inputs Binary Decoder n 2 outputs -to-2 Binary Decoder Tabel to 2 A Y Y A -to-2 Decoder Y Y Rangkaian

9/9/25 2-to-4 Binary Decoder Tabel Kebenaran: X Y F F F 2 F 3 X Y 2-to-4 Decoder F F F2 F3 Dari tabel kebenaran 2 to 4 diperoleh persamaan : 2-variable minterm (X'Y', X'Y, XY', XY) Rangkaian 2-to-4 Binary Decoder F = X'Y' F = X'Y F 2 = XY' F 3 = XY X Y 2

9/9/25 3-to-8 Binary Decoder Tabel Kebenaran x y z F F F 2 F 3 F 4 F 5 F 6 F 7 X Y Z 3-to-8 Decoder F F F2 F3 F4 F5 F6 F7 Rangkaian 3-to-8 Binary Decoder F = x'y'z' F = x'y'z F 2 = x'yz' F 3 = x'yz F 4 = xy'z' F 5 = xy'z F 6 = xyz' F 7 = xyz x y z 3

9/9/25 Encoding Adalah proses kebalikan dari Decoding Bila sebuah Decoder mempunyai bit-bit output lebih sedikit dari bit- bit input, perangkat seperti itu biasanya disebut sebagai Encoder N Masukan ENCODER M Keluaran (M<N) Saluran Masukan > Saluran Keluaran BINARY ENCODING Mengkonversi 2n input dan dikeluarkan ke dalam bentuk n bit output Banyak digunakan untuk kompresi data Dapat dibangun menggunakan AND atau OR Gate Jumlah masukan (input) > Jumlah Keluaran (Output) 2 n input Binary encoder n output 4

9/9/25 8-to-3 Binary Encoder Pada setiap (satu) waktu hanya ada input line yang mempunyai nilai Tabel Kebenaran Inputs Outputs I I I 2 I 3 I 4 I 5 I 6 I 7 y 2 y y Octal Input 2 3 4 5 6 7 Y Y Y2 LSB MSB Blok Diagram Octal to Biner Encoder Binary output 29 Rangkaian 8-to-3 Binary Encoder I I y 2 = I 4 + I 5 + I 6 + I 7 I 2 I 3 y = I 2 + I 3 + I 6 + I 7 I 4 I 5 I 6 I 7 y = I + I 3 + I 5 + I 7 5

9/9/25 Berhenti di sini dulu ya, dilanjutkan di pertemuan selanjutnya! 6