Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
|
|
- Siska Gunawan
- 6 tahun lalu
- Tontonan:
Transkripsi
1 Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Register dan Counter Mohamad Dani (MHM) mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom Applied Science School Pokok Bahasan: Register Buffer Register Geser Register Geser yang dikendalikan Ripple Counter Synchronous Counter Ring Counter Mod-10 Counter Register Buffer Three State 1
2 Setelah mengikuti perkuliahan ini mahasiswa dapat: Memahami Pengertian Register dan Counter Mampu menjelaskan cara kerja Register dan Counter Mampu mengimplementasikan Register dan Counter untuk membangun Register-Register dan Counter untuk Komputer Sederhana Register Register adalah sekelompok unsur memori yang bekerja sebagai satuan. Register yang paling sederhana bekerja tidak lebih dari sekedar menyimpan kata biner. Register lainnya dapat mengubah kata tersimpan dengan menambahkan satu dengan menggeser bit ke kiri atau ke kanan atau dengan melakukan operasi lain. 2
3 Register Buffer Register Buffer Terkendali (1) Register Buffer Terkendali merupakan modifikasi dari register buffer dengan tambahan sinyal LOAD dan CLR. Bila CLR = 0, maka semua register siap bekerja untuk menyimpan data Bila CLR = 1, maka semua keluaran register akan bernilai 0 atau dengan kata lain semua keluaran register direset. Bila LOAD = 0, maka semua data masukan tidak dapat disimpan ke semua register. Bila LOAD = 1, maka semua data masukan register dapat disimpan ke semua register. 3
4 Register Buffer Terkendali (2) Register Buffer Terkendali LOAD dan CLR Simbol Register Keluaran SAP-1 Register Geser (1) Bergantung rancangannya, register geser menggeser bit tersimpan ke kiri atau ke kanan. Register geser kiri Disusun dengan memasukkan keluaran D Flip-Flop paling kanan ke masukan D Flip-Flop sebelah kirinya dengan semua sinyal clocknya disambungkan secara bersama-sama sehingga bila terjadi perubahan nilai clocknya (0 ke 1 atau 1 ke 0), data yang tersimpan akan bergeser dari kanan ke kiri. 4
5 Register Geser (2) Diagram Waktu Register Geser Kiri Register Geser (3) Register geser kanan dibuat dengan setiap keluaran Q menset masukan D dari Flip- Flop sebelumnya. Ketika tepi clock waktu positif tiba, bit yang tersimpan bergeser satu letak ke kanan. 5
6 Register Geser (4) Register geser terkendali Register geser terkendali mempunyai masukan pengendali, pengendali ini menentukan apa yang dikerjakan oleh register pada clock waktu berikutnya. Perhatikan gambar berikut: Register Geser (5) Kendali SHL Ketika SHL = 0, sinyal ini diinversikan menjadi 1 sehingga memaksa semua keluaran Flip-Flop untuk mencatu balik ke masukan datanya. Karena keadaan tersebut bila ada clock waktu tiba, data-data yang tersimpan tetap berada di setiap Flip-Flop. Ketika SHL = 1, Din menset Flip-Flop kanan, Q0 menset Flip-Flop kedua, Q0 menset Flip-Flop ketiga dan demikian seterusya. Pada pola ini rangkaian bekerja sebagai register geser kiri. Setiap tepi clock waktu positif menggeser bit tersimpan satu letak ke kiri. Register Geser Kiri Penyimpanan data secara paralel dari data serial dapat dilakukan dengan memasukan tiap 1 bit data pada setiap pewaktuan clocknya dan membuat SHL =1 dan data yang tersimpan akan digeser ke kiri dan data terakhir yang masuk disimpan dan digeser bila SHL=0 sehingga data yang disimpan menjadi berubah menjadi data paralel. 6
7 Register Geser (7) Register Paralel Loading Register ini memiliki 3 fungsi yaitu: Mempertahankan data yang tersimpan Kondisi LOAD = SHL = 0 Register Geser Kiri Kondisi LOAD = 0, SHL = 1 Register Buffer/Paralel Input Paralel Output (PIPO) Kondisi LOAD = 1, SHL = 0 Ripple Counter (1) Counter adalah register yang dapat menambah satu ke kata tersimpan atau dengan kata lain data keluaran register-registernya naik atau turun 1 sesuai dengan jumlah pulsa yang masuk. Gambar berikut merupakan Ripple Counter 4 bit yang dibangun dari 4 JK Flip-Flip dengan keluaran Q JK Flip-Flop sebelumnya dimasukkan ke Clock Flip-Flop selanjutnya sehingga perubahan nilai Q JK Flip-Flop selanjutnya dipengaruhi oleh perubahan Q JK Flip-Flop sebelumnya. 4 bit Ripple Counter Agar Ripple Counter ini dapat bekerja, pulsa clock masuk ke CLK, J=K=1, CLR = 1 7
8 Ripple Counter (2) Tabel Ripple Counter Diagram Waktu Ripple Counter Ripple Counter Terkendali Ripple Counter terkendali hanya mencaca pulsa clock apabila counter ini diperintah untuk melakukan itu. Gambar berikut merupakan Ripple Counter 4 bit yang dibangun dari 4 JK Flip-Flip dengan keluaran Q JK Flip-Flop sebelumnya dimasukkan ke Clock Flip-Flop selanjutnya dan semua masukan J dan K Flip-Flop dimasukkan ke sinyal COUNT. Program Counter SAP-1 Bila pulsa clock masuk ke CLK dan COUNT = 0 maka keluaran ripple counternya tidak akan berubah. Bila pulsa clock masuk ke CLK dan COUNT = 1 maka nilai keluaran ripple counternya akan naik 1 sesuai dengan pulsa clock yang masuk. 8
9 Synchronous Counter Pada Ripple Counter, waktu untuk menghitung naik atau turun ke ke keluarannya berdasarkan perubahan data register sebelumnya, kondisi ini membutuhkan waktu yang lama karena perambatan waktu yang dibutuhkan lama, maka dibuatlah Synchronous Counter yang dibentuk dari rangkaian kombinasional sedemikian rupa dengan semua CLK Flip-Flop disambungka secara bersama-sama. 4 bit Synchronous Counter Bila pulsa clock masuk ke CLK dan HIGH = 0 maka nilai keluaran Synchronous Counter tidak akan berubah. Bila pulsa clock masuk ke CLK dan HIGH = 1 maka nilai Synchronous Counter akan naik 1 sesuai dengan pulsa clock yang masuk. Synchronous Counter Terkendali Synchronous Counter terkendali hanya mencacah pulsa clock apabila counter ini diperintah untuk melakukan itu. Gambar berikut merupakan Synchronous Counter 4 bit yang semua pin CLK Flip-Flop disambungkan secara bersama-sama ke sinyal pulsa CLOCK dan semua masukan J dan K Flip-Flop dimasukkan ke sinyal sinyal COUNT. Simbol Bila pulsa clock masuk ke CLK dan COUNT = 0 maka Synchronous Counter nya tidak akan berubah. Bila pulsa clock masuk ke CLK dan COUNT = 1 maka nilai keluaran Synchronous Counter nya akan naik 1 sesuai dengan pulsa clock yang masuk. 9
10 Ring Counter Ring Counter ini prinsipnya mengambil dari register geser kiri dengan keluaran register paling terakhir atau paling kiri dimasukkan ke masukan JK Flip-Flop Paling awal atau paling kanan sehingga pada saat dijalankan akan nilai 1 nya akan bergeser dari kanan ke kiri secara terus menerus sepanjang ada pulsa clock yang masuk ke ring counternya. Pada SAP-1, Ring counter ini digunakan untuk melaksanakan pewaktuan operasi Fetch dan Execute. T1 T3 merupakan fasa Fetch (3 siklus clock) dan T4 T6 merupakan fasa execute (3 siklus clock). Ring Counter SAP-1 Counter Lain : Mod-10 Counter Modulus adalah sebuah counter dengan jumlah keadaan-keadaan keluaran yang dimiliki counter tersebut. Sebuah Ripple Counter 4 bit memiliki modulus 16 karena ripple counter tersebut memiliki 16 keadaaan keluaran dari 0000 sampai Dengan mengubah design counternya, kita dapat membuat sebuah counter dengan modulus yang bervariasi. Mod-10 counter memiliki 10 keadaan keluaran dari 0000 sampai
11 Counter Lain : Mod-10 Counter Pulsa Pewaktuan dan Clock SAP-1 Register Buffer Three-State (1) Register Buffer three-state ini dibentuk dari beberapa saklar elektronik yang dapat menyangga/menyimpan data dan mengeluarkan datanya tergantung dari pemberian lojik ke masukan saklar elektronik tersebut. Simbol Rangkaian Tabel Kebenaran 11
12 Register Buffer Three-State (2) Manfaat dari Register Buffer three-state ini yaitu mengkonversikan keluaran dua keadaan dari register ke keluaran tiga keadaan. Dengan adanya register buffer three-state ini, proses transfer data antar register buffer lebih mudah dilakukan karena adanya jalur data bersama yang digunakan dan ada jaminan data yang diambil dan dikeluarkan benar atau tidak ada kesalahan karena ada kendali yang menjamin hal tersebut. LOAD = 1, ENABLE=0 Data luar diload ke register LOAD=0,ENABLE=1Data dari register ditransfer register/memori lain Rangkaian Register Buffer Three-State 4 Bit Register Transfer pada SAP-1 Diketahui 4 Register Transfer pada SAP-1 sebagai berikut: L = 1, E = 0->Load Data ke register L = 0. E = 1->Kirim Data ke register lain Data masing-masing register: 1. Tuliskan nilai-nilai L dan E yang harus diberikan ke register-register yang bersangkutan bila hendak melakukan transfer data dari register A ke register C dan berapakah data registe A dan C nya? 2. Setelah melakukan transfer data dari A ke C, data register C ditransfer ke register B dan D secara bersamaan. Bagaimanakah urutan pemberian nilainilai L dan E ke register-register tersebut dan berapakah data terakhir di register A, B, C dan D setelah transfer data ini? 12
13 Daftar Pustaka Albert Paul Malvino, Ph.D., Digital Computer Electronics, 3rd Edition, Halaman
DCH1B3 Konfigurasi Perangkat Keras Komputer
DCH1B3 Konfigurasi Perangkat Keras Komputer Register, Counter dan Memori 1 11/9/2016 1 Inti pembelajaran Memahami pengertian Register, Counter dan Memori. Mampu menjelaskan cara kerja Register, Counter
Lebih terperinciREGISTER DAN COUNTER.
REGISTER DAN COUNTER www.st3telkom.ac.id Register Register adalah rangkaian yang tersusun dari satu atau beberapa flip-flop yang digabungkan menjadi satu. Flip-Flop disebut juga sebagai register 1 bit.
Lebih terperinciBAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN COUNTER 8.1 Register Register adalah kumpulan dari elemen-elemen memori yang bekerja bersama sebagai satu unit. Register yang paling sederhana tidak lebih dari sebuah penyimpan kata
Lebih terperinciTahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Memori Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom
Lebih terperinci=== PENCACAH dan REGISTER ===
=== PENCACAH dan REGISTER === Pencacah Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori
Lebih terperinciRegister & Counter -7-
Sistem Digital Register & Counter -7- Missa Lamsani Hal 1 Register dan Pencacah Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu unit. Pencacah (counter) adalah merupakan
Lebih terperinciREGISTER. uart/reg8.html
PERTEMUAN 11 REGISTER http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/45-misc/30- uart/reg8.html Sasaran Pertemuan 11 Mahasiswa diharapkan mengerti tentang Register yang terdiri dari :
Lebih terperinciPercobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY E-mail : sumarna@uny.ac.id Tujuan : 1. Mengenal beberapa jenis register. 2. Menyusun rangkaian register. 3. Mempelajari cara kerja
Lebih terperinciJobsheet Praktikum REGISTER
REGISTER A. Tujuan Kegiatan Praktikum - : Setelah mempraktekkan Topik ini, anda diharapkan dapat :. Mengetahui fungsi dan prinsip kerja register.. Menerapkan register SISO, PISO, SIPO dan PIPO dalam rangkaian
Lebih terperinci6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.
PERCOBAAN DIGITAL 6 SHIFT REGISTER 6.. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register. 6.2. TEORI DASAR Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan
Lebih terperinciPERTEMUAN 12 PENCACAH
PERTEMUAN 12 PENCACAH Sasaran Pertemuan 12 Mahasiswa diharapkan mengerti tentang Pencacah yang terdiri dari : - Riple Counter - Pencacah Sinkron - Pencacah Lingkar - Pencacah Turun naik - Pencacah Mod
Lebih terperinci6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder
6. Rangkaian Logika Kombinasional dan Sequensial Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciTKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Lebih terperinciBAB VII DASAR FLIP-FLOP
89 BAB VII ASAR FLIP-FLOP 1. Pendahuluan Pada bagian sebelumnya telah dibahas tentang rangkaian kombinasional, yang merupakan rangkaian dengan keluaran yang dikendalikan oleh kondisi masukan yang ada.
Lebih terperinciCOUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 3 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian SYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian SYNCHRONOUS COUNTER
Lebih terperinciPERTEMUAN 12 PENCACAH
PERTEMUAN 12 PENCACAH Sasaran Pertemuan 12 Mahasiswa diharapkan mengerti tentang Pencacah yang terdiri dari : - Riple Counter - Pencacah Sinkron - Pencacah Lingkar - Pencacah Turun naik - Pencacah Mod
Lebih terperinciLAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER
LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER TUJUAN 1. Untuk mempelajari dan mendesain berbagai counter menggunakan gerbang dan Flip-Flop. 2. Untuk menyimulasikan berbagai counter dan
Lebih terperinciLAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014
LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 23 / 24 MODUL 4 REGISTER, COUNTER DAN MEMORI OLEH KELOMPOK B ADE ILHAM FAJRI 5358 FRANKY SETIAWAN DALDIRI 5383 KELAS : B ASISTEN PEMBIMBING RISYANGGI AZMI FAIZIN
Lebih terperinci=== PERANCANGAN RANGKAIAN SEKUENSIAL ===
=== PERANCANGAN RANGKAIAN SEKUENSIAL === Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu. Variabel Masukan Keadaan
Lebih terperinciTahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer SAP-2 Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom
Lebih terperinciR ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL
R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu Rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciBAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN OUNTER 8.1 Register Dalam elektronika digital seringkali diperlukan penyimpan data sementara sebelum data diolah lebih lanjut. Elemen penyimpan dasar adalah flip-flop. Setiap flip-flop
Lebih terperinciadalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian
Pertemuan ke 2 1 BAB I Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang aplikasi elemen flip-flop pada counter dan register serta clock mode, pulse mode, dan level mode. Manfaat Memberikan
Lebih terperinciKuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC-205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ ) 1 Tentang Kuliah Membahas
Lebih terperinciABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock
ABSTRAK Counter (pencacah) adalah alat rangkaian digital yang berfungsi menghitung banyaknya pulsa clock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner Gray. Pada counter asinkron,
Lebih terperinciCOUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 2 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian ASYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian ASYNCHRONOUS
Lebih terperinciJENIS-JENIS REGISTER (Tugas Sistem Digital)
JENIS-JENIS REGISTER (Tugas Sistem Digital) Oleh: EKO SARIYANTO 0917041026 SITI KHOLIFAH 1017041042 JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG 2013 Register adalah
Lebih terperinciTahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
Tahun Akademik 2015/2016 emester I DIG1B3 onfigurasi Perangkat eras omputer angkaian ekuensial Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan
Lebih terperinciPERTEMUAN 11 REGISTER. misc/30-uart/reg8.html
PERTEMUAN 11 REGISTER http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/45- misc/30-uart/reg8.html Sasaran Pertemuan 11 Mahasiswa diharapkan mengerti tentang Register yang terdiri dari :
Lebih terperinciLaboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November
PRAKTIKUM 1 COUNTER (ASINKRON) A. OBJEKTIF 1. Dapat merangkai rangkaian pencacah n bit dengan JK Flip-Flop 2. Dapat mendemonstrasikan operasi pencacah 3. Dapat mendemonstrasikan bagaimana modulus dapat
Lebih terperinciBerbagai Macam Bentuk Komputer
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Pertemuan 3: Pengantar Arsitektur Komputer Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan
Lebih terperinciRangkaian Kombinasional
9/9/25 Tahun Akademik 25/26 Semester I DIGB3 Konfigurasi Perangkat Keras Komputer Rangkaian Kombinasional Mohamad Dani (MHM) E-mail: mohamaddani@gmailcom Hanya dipergunakan untuk kepentingan pengajaran
Lebih terperinciPENCACAH (COUNTER) DAN REGISTER
PENCACAH (COUNTER) DAN REGISTER Aplikasi flip-flop yang paling luas pemakaiannya adalah sebagai komponen pembangun pencacah dan register. Pencacah termasuk dalam kelompok rangkaian sekuensial yang merupakan
Lebih terperinciSimple As Posible - 1
Simple As Posible - 1 (Pertemuan ke-16) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Endro Ariyanto Maret 2015 Organisasi dan Arsitektur Komputer CSG2G3/2015 #1 KOMPONEN SAP-1 PROGRAM
Lebih terperinciLutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER
Lutfi Rasyid Nur Hidayat PTI D / 120533430805 SHIFT REGISTER Register merupakan sekelompok flip-flop yang dapat dipakai untuk menyimpan dan mengolah informasi dalam bentuk linier.flip-flop dalam bentuk
Lebih terperinci7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.
PERCOBAAN DIGITAL 7 PENCACAH (COUNTER) 7.. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF. 7.2. TEORI DASAR Pencacah
Lebih terperinciArsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial
Arsitektur Komputer Rangkaian Logika Kombinasional & Sekuensial 1 Rangkaian Logika Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu : Rangkaian Kombinasional adalah rangkaian yang kondisi
Lebih terperinciSimple As Possible (SAP) - 1. Abdul Syukur
Simple As Possible (SAP) - 1 Abdul Syukur abdulsyukur@eng.uir.ac.id http://skurlinux.blogspot.com 053740514 Perangkat Pembangun Pencacah Program (Program Counter) Register Masukan & Memory Address Register
Lebih terperinci1). Synchronous Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counterdigunakan untuk berbagai operasi
Lebih terperinciFLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop
FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah
Lebih terperinci5.1. TUJUAN 1. Mengenal, mengerti dan memahami operasi dasar rangkaian flip-flop. 2. Mengenal berbagai macam IC flip-flop.
PERCOBAAN DIGITAL 5 FLIP-FLOP 5.. TUJUAN. Mengenal, mengerti dan memahami operasi dasar rangkaian flip-flop. 2. Mengenal berbagai macam IC flip-flop. 5.2. TEORI DASAR Pemahaman terhadap rangkaian Flip-Flop
Lebih terperinciLAB #4 RANGKAIAN LOGIKA SEKUENSIAL
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja 2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip- Flop PENDAHULUAN
Lebih terperinciPERCOBAAN 6 SHIFT REGISTER 1
PECOBAAN 6 HIFT EGITE 1 6.1. TUJUAN : etelah melakukan percobaan ini mahasiswa diharapkan mampu : Menjelaskan prinsip kerja hift egister secara umum Membuat Paralel Input erial Output hift egister Membuat
Lebih terperinciModul 7 : Rangkaian Sekuensial 3
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 7 : Rangkaian Sekuensial 3 7.1 Tujuan Mahasiswa mampu mengetahui cara kerja Counter. 7.2 Alat & Bahan 1. IC 7473, IC 7448, IC 74190, IC7400 2. Data Sheet
Lebih terperinci1). Synchronous Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi
Lebih terperinciMODUL I GERBANG LOGIKA DASAR
MODUL I GERBANG LOGIKA DASAR I. PENDAHULUAN Gerbang logika adalah rangkaian dengan satu atau lebih masukan tetapi hanya menghasilkan satu keluaran berupa tegangan tinggi ( 1 ) dan tegangan rendah ( 0 ).
Lebih terperinci1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
Lebih terperinciTahun Akademik 2015/2016 Semester I. DIG1B3 Konfigurasi Perangkat Keras Komputer. Pertemuan 1: Representasi Data
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Pertemuan 1: Representasi Data Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Lebih terperinciPRAKTIKUM TEKNIK DIGITAL
MODUL PRAKTIKUM TEKNIK DIGITAL PROGRAM STUDI S1 TEKNIK INFORMATIKA ST3 TELKOM PURWOKERTO 2015 A. Standar Kompetensi MODUL I ALJABAR BOOLE DAN RANGKAIAN KOMBINASIONAL Mata Kuliah Semester : Praktikum Teknik
Lebih terperinciMAKALAH TEKNIK DIGITAL
MAKALAH TEKNIK DIGITAL FLIP FLOP DISUSUN OLEH : Bayu Rahmawan 14102012 Moh. Fajar Faisaldy 14102027 SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM JL. DI. PANJAITAN 128 PURWOKERTO 2014 i KATA PENGANTAR Puji
Lebih terperinciHanif Fakhrurroja, MT
Pertemuan 4 Organisasi Komputer Rangkaian Logika Hanif Fakhrurroja, MT PIKSI GANESHA, 2013 Hanif Fakhrurroja @hanifoza hanifoza@gmail.com Agenda 1 Rangkaian Kombinasi 2 Rangkaian Sekuensial/flip-flop Pendahuluan
Lebih terperinciModul 6 : Rangkaian Sekuensial 2
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 6 : Rangkaian Sekuensial 2 6.1 Tujuan Mahasiswa mampu mengetahui cara kerja Shift Register. 6.2 Alat & Bahan 1. IC 74164 (serial in paralel out) 2. IC
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Review Kuliah Desain rangkaian sekuensial sinkron FSM (Finite State Machine): diagram state, tabel state
Lebih terperinciRANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum
RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG 2013 FLIP FLOP D BESERTA CONTOH
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
/2/26 CHB3 Konfigurasi Perangkat Keras Komputer Rangkaian ekuensial /2/26 /2/26 Inti pembelajaran Memahami Pengertian Rangkaian ekuensial. Menyebutkan dan menjelaskan cara kerja R Latch, Latch, Flip-Flop.
Lebih terperinciBAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?
BAB I PENDAHULUAN 1.1 Latar Belakang Sebelum melakukan percobaan, ada baiknya kita mempelajari serta memahami setiap percobaan yang akan kita lakukan. Tanpa disadari dalam membuat suatu makalah kita pasti
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : - FLIP FLOP - RS FF - JK FF - D FF - T FF 1 Salah satu rangkaian logika
Lebih terperinciBAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R
BAB 4 RANGKAIAN LOGIKA IGITAL SEKUENSIAL Telah kita pelajari tentang unit logika kombinasional yang keluarannya hanya tergantung pada masukan saat itu atau dengan kata lain keluarannya merupakan fungsi
Lebih terperinci8. TRANSFER DATA. I. Tujuan
8. TRANSFER DATA I. Tujuan 1. Membuat rangkaian transfer data seri dan transfer data secara paralel dengan menggunakan IC yang berisi JK-FF dan D-FF. 2. Mengamati operasi transfer data seri dan dan transfer
Lebih terperinciTransfer Register. Andang, Elektronika Komputer Digital 1
Operasi yang berhubungan dengan data yang tersimpan di dalam register atau flip-flop dinamakan mikrooperasi (microoperation) seperti load, clear, shift, dan rotate. Load adalah operasi untuk memuati atau
Lebih terperinciBAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter
B III COUNTER OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter 3.1 Counter secara umum Counter merupakan rangkaian logika pengurut, karena counter membutuhkan karakteristik
Lebih terperinciSistem Digital. Flip-Flop -6- Sistem Digital. Missa Lamsani Hal 1
Sistem Digital Flip-Flop -6- Missa Lamsani Hal 1 Kelompok Rangkaian Logika Kelompok rangkaian logika kombinasional Bentuk dasarnya adalah gerbang logika Kelompok rangkaian logika sekuensial Bentuk dasarnya
Lebih terperinci= = = T R = sifat memori. 2. Monostable. Rangkaian. jadi. C perlahan naik. g muatan. pulsa. Lab Elektronika. terjadi di. Industri. Iwan.
RANGKAIAN SEKUENSIAL Rangkaian digital jenis sekuensial sangat berbeda dengan jenis kombinatorial. Rangkaian kombinatorial terdiri dari kombinasi gerbang-gerbang dan mempunyai sifat khas yaitu bahwa output
Lebih terperinciAPLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON
ORBITH VOL. 13 NO. 2 Juli 2017 : 108 113 APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON Oleh: Lilik Eko Nuryanto Staf Pengajar Jurusan Teknik Elektro Politeknik Negeri Semarang Jl.Prof.
Lebih terperinciFLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )
FLIP - FLOP Kelompok : Angga Surahman Sudibya (10407113) Ma mun Fauzi (10407527) Mudesti Astuti (10407571) Randy Septiawan (10407687) Rahman Rohim (10407679) JURUSAN TEKNIK ELEKTRO UNIVERSITAS GUNADARMA
Lebih terperinciFLIP-FLOP JK (Tugas Sistem Digital) Oleh Riza Amelia ( ) Zaitun ( )
FLIP-FLOP JK (Tugas Sistem Digital) Oleh Riza Amelia (0917041048) Zaitun (0917041017) JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG BANDAR LAMPUNG 2013 FLIP-FLOP JK Flip-flop
Lebih terperinciMAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR
MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR DISUSUN OLEH : Rendy Andriyanto (14102035) Sania Ulfa Nurfalah (14102039) LABORATORIUM TEKNIK ELEKTRONIKA DAN TEKNIK DIGITAL SEKOLAH TINGGI TEKNOLOGI TELEMATIKA
Lebih terperinciBAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:
TEKNIK IGITAL-REGISTER/HAL. BAB VII REGISTER REGISTER Sebuah flip flop dapat digunakan untuk menyimpan data bit, sehingga jika ada sederetan dari n buah FF, maka dapat dipergunakan untuk menyimpan data
Lebih terperinciBAB I Tujuan BAB II Landasan Teori
BAB I Tujuan 1. Untuk mengetahui Jenis-jenis Register Geser 2. Untuk mengetahui prinsip cara kerja Register Geser 3. Untuk merancang pararel in pararel out BAB II Landasan Teori Contoh khusus Register
Lebih terperinciLEMBAR TUGAS MAHASISWA ( LTM )
LEMBAR TUGAS MAHASISWA ( LTM ) RANGKAIAN DIGITAL Program Studi Teknik Komputer Jenjang Pendidikan Program Diploma III Tahun AMIK BSI NIM NAMA KELAS :. :.. :. Akademi Manajemen Informatika dan Komputer
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : FLIP-FLOP RS FF JK FF D FF T FF FLIP-FLOP Salah satu rangkaian logika
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA
No. LST/EKO/DEL 214/04 Revisi : 03 Tgl : 1 Maret 2012 Hal 1 dari 6 A. Kompetensi Memahami cara kerja rangkaian Flip-Flop D, baik yang berjenis Level Sensitive Clocked D Flip-Flop maupun Edge-Triggered
Lebih terperinciPERCOBAAN 6 COUNTER ASINKRON
PERCOBAAN 6 COUNTER ASINKRON 6.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat Rangkaian dasar 3-bit Membuat Timing Diagram Counter Membuat MOD-n Membuat Up-Down 6.2.
Lebih terperinciPENCACAH. Gambar 7.1. Pencacah 4 bit
DIG 7 PENCACAH 7.. TUJUAN. Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF. 2. Mengenal beberapa jenis IC pencacah. 7.2. TEORI
Lebih terperinciKegiatan Belajar 4 : Sistem Elektronika Digital Capaian Pembelajaran Mata Kegiatan Memahami Dasar-Dasar Elektronika Digital Sub Capaian Pembelajaran
Kegiatan Belajar 4 : Sistem Elektronika Digital Capaian Pembelajaran Mata Kegiatan Memahami Dasar-Dasar Elektronika Digital Sub Capaian Pembelajaran Mata Kegiatan Menganalisis Rangkaian Logika Menganalisis
Lebih terperinciLAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL
LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL LABORATORIUM ARSITEKTUR DAN JARINGAN KOMPUTER JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INFORMASI INSTITUT TEKNOLOGI SEPULUH
Lebih terperinciFLIP-FLOP (BISTABIL)
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : 1. keadaan masukannya pada saat itu, dan 2. keadaan masukan dan/atau keluaran
Lebih terperinciBAB 7 REGISTER Register
BAB 7 - REGISTER/HAL. 98 BAB 7 REGISTER 7.. Register Sebuah flip flop dapat digunakan untuk menyimpan data bit, sehingga jika ada sederetan dari n buah FF, maka dapat dipergunakan untuk menyimpan data
Lebih terperinciKarnaugh MAP (Bagian 1)
Tahun kademik 2015/2016 Semester I DIG13 Konfigurasi Perangkat Keras Komputer Karnaugh MP (agian 1) Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di
Lebih terperinciSimple As Possible. SAP 1 ( Simple As Possible) Arsitektur 11/18/2011. Referensi :
Simple As Possible ORGANISASI DAN ARSITEKTUR KOMPUTER PS Teknik Informatika UNDIP Referensi : Malvino, A. Paul. Computer Digital Elektronics. Introductions Microcomputers. McGraw Hill. 1992. Putra, Agfianto
Lebih terperinciBAB III PERANCANGAN SISTEM
25 BAB III PERANCANGAN SISTEM Sistem monitoring ini terdiri dari perangkat keras (hadware) dan perangkat lunak (software). Perangkat keras terdiri dari bagian blok pengirim (transmitter) dan blok penerima
Lebih terperinciMATERI RANGKAIAN SEKUENSIAL
MATERI RANGKAIAN SEKUENSIAL 1 Pengertian Logika Sekuensi Logika Sekuensial adalah rangkaian logika yang keadaan outputnya tergantung pada keadaan inputinputnya juga tergantung pada keadaan output sebelumnya.
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL
Semester 3 Counter Sinkron 2 menit No. LST/PTI/PTI6205/ Revisi: Tgl: 8 September 24 Page 1 of 5 1. Kompetensi Dengan mengikuti perkuliahan praktek, diharapkan mahasiswa memiliki kedisiplinan, tanggung
Lebih terperinciFLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari
FLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG BANDAR LAMPUNG 2013 Flip-flop T (T FF) Gambar 1.
Lebih terperinciPercobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, urdik Fisika, FMIPA, UNY E-mail : sumarna@uny.ac.id Tujuan :. Mempelajari cara kerja pencacah biner sinkron dan tak sinkron, 2. Merealisasikan pencacah biner
Lebih terperinciTahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
Tahun kademik 2015/2016 Semester G13 Konfigurasi erangkat Keras Komputer S-1 agian 2 ohamad ani (H) -mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom pplied
Lebih terperinciBab XI, State Diagram Hal: 226
Bab XI, State Diagram Hal: 226 BAB XI, STATE DIAGRAM State Diagram dan State Table Untuk menganalisa gerbang yang dihubungkan dengan flip-flop dikembangkan suatu diagram state dan tabel state. Ada beberapa
Lebih terperinciANALOG TO DIGITAL CONVERTER
PERCOBAAN 10 ANALOG TO DIGITAL CONVERTER 10.1. TUJUAN : Setelah melakukan percobaan ini mahasiswa diharapkan mampu Menjelaskan proses perubahan dari sistim analog ke digital Membuat rangkaian ADC dari
Lebih terperinciMemprogram Port sebagai Output dan Input Sederhana
BAGIAN 1 Tujuan Pembelajaran Umum: 1. Mahasiswa trampil memprogram Port sebagai Input dan Output sederhana menggunakan bahasa pemrograman assembly Tujuan Pembelajaran Khusus: 1. Mahasiswa memahami Konstruksi
Lebih terperinciTahun Akademik 2015/2016 Semester I. DIG1B3 Konfigurasi Perangkat Keras Komputer. Pertemuan 1: Aturan Perkuliahan
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Pertemuan 1: Aturan Perkuliahan Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran
Lebih terperinciModul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
Lebih terperinciPercobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY
Percobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY E-mail : sumarna@uny.ac.id Tujuan : 1. Mempelajari cara kerja berbagai rangkaian flip flop 2. Membuat rangkaian
Lebih terperinciFinite State Machine (FSM)
Finite State Machine (FSM) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Pendahuluan Apa beda rangkaian
Lebih terperincidan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
Lebih terperinciSistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
Lebih terperinciPERCOBAAN 4 FLIP-FLOP 2
PERCOBAAN 4 FLIP-FLOP 2 4.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Menggunakan input-input Asinkron pada JK-FF Membuat D-FF dan T-FF dari JK-FF dan SR-FF Mendisain beberapa
Lebih terperinciBAB VIII COUNTER (PENCACAH)
EKNIK DIGIAL - COUNER/HAL. BAB VIII COUNER (PENCACAH) Sebuah Flip-flop akan mempunyai dua keadaan yaitu keadaan reset (Q = ) dan set (Q = ). Sehingga untuk sederetan n buah FF akan mempunyai 2 keadaan
Lebih terperinciRANGKAIAN LOGIKA DISKRIT
RANGKAIAN LOGIKA DISKRIT Materi 1. Gerbang Logika Dasar 2. Tabel Kebenaran 3. Analisa Pewaktuan GERBANG LOGIKA DASAR Gerbang Logika blok dasar untuk membentuk rangkaian elektronika digital Sebuah gerbang
Lebih terperinciPERCOBAAN 3 FLIP FLOP 1
PERCOBAAN 3 FLIP FLOP 3.. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Melakukan analisa rangkaian sekuensial dengan SR Flip-flop Mendisain rangkaian sekuensial dengan SR flip-flop
Lebih terperinci