Tabel 4.1. Tabel Keluaran Multiplexer INPUT OUTPUT D=S W1 C=S W2 B=S W3 A=S W4 L4=Tin ggi L3=Tin ggi L2=Tin ggi L1=Tin ggi

dokumen-dokumen yang mirip
Demultiplexer dan Multiplexer Oleh : Khany Nuristian Defi Setiawati Tugas Sistem Digital DEMULTIPLEKSER

Gambar 1.1 Konfigurasi pin IC 74LS138

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL Gerbang Logika Dasar, Universal NAND dan Semester 3

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

Laporan Praktikum. Gerbang Logika Dasar. Mata Kuliah Teknik Digital. Dosen pengampu : Pipit Utami

A0 B0 Σ COut

BAB IV : RANGKAIAN LOGIKA

PERCOBAAN 3 MULTIPLEXER/DEMULTIPLEXER UNIT 3.3. PENJELASAN SINGKAT TENTANG MODUL

LAB PTE - 05 (PTEL626) JOBSHEET 8 (ADC-ANALOG TO DIGITAL CONVERTER)

Gambar 4.1. Rangkaian Dasar MUX.

METODE PENELITIAN. Elektro Universitas Lampung. Penelitian di mulai pada bulan Oktober dan berakhir pada bulan Agustus 2014.

INSTRUMENTASI INDUSTRI (NEKA421)

PENCACAH. Gambar 7.1. Pencacah 4 bit

Jobsheet Praktikum PARALEL ADDER

DISUSUN OLEH : WAHYU RUDI SANTOSO

Gambar 1.1 Analogi dan simbol Gerbang NAND Tabel 1.1 tabel kebenaran Gerbang NAND: A B YAND YNAND

INSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 14 (DAC 0808)

RANGKAIAN MULTIPLEXER

SEMINAR NASIONAL PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER.

LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)

MENGENAL MULTIPLEXER DAN DEMULTIPLEXER

LAPORAN PRAKTIKUM SISTEM DIGITAL PEMBUKTIAN DALIL-DALIL ALJABAR BOOLEAN

MODUL I GERBANG LOGIKA

DIG 04 RANGKAIAN PENJUMLAH

Gambar 1.1 Analogi dan simbol Gerbang AND. Tabel 1.1 kebenaran Gerbang AND 2 masukan : Masukan Keluaran A B YAND

Percobaan 9 Gerbang Gerbang Logika

MAKALAH SYSTEM DIGITAL GERBANG LOGIKA DI SUSUN OLEH : AMRI NUR RAHIM / F ANISA PRATIWI / F JUPRI SALINDING / F

GERBANG LOGIKA. A. Tujuan Praktikum. B. Dasar Teori

MULTIPLEKSER DAN DEMULTIPLEKSER

Y Y A B. Gambar 1.1 Analogi dan simbol Gerbang NOR Tabel 1.1 tabel kebenaran Gerbang NOR A B YOR YNOR

MULTIPLEXER & DEMULTIPLEXER .I.

Gambar 1.1 Logic diagram dan logic simbol IC 7476

SMK NEGERI 1 BAURENO

Dari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.

PERCOBAAN 2. MULTIPLEXER/DEMULTIPLEXER UNIT dan SWITCHING NETWORK UNIT

BAB III RANGKAIAN LOGIKA

BAB IX RANGKAIAN PEMROSES DATA

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

Organisasi & Arsitektur Komputer

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

PEMANFAATAN APLIKASI ELECTRONIC WORKBENCH (EWB) PADA MATA KULIAH LOGIKA INFORMATIKA MATERI GERBANG LOGIKA

ANALOG TO DIGITAL CONVERTER

Y = A + B. (a) (b) Gambar 1.1 Analogi dan simbol Gerbang OR Tabel 1.1 kebenaran Gerbang OR: Masukan Keluaran A B YOR

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC

BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

BAB VI RANGKAIAN KOMBINASI

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

Jobsheet Praktikum REGISTER

IC atau integrated circuit adalah komponen elektronika semikonduktor yang merupakan gabungan

[Pick the Date] OLEH : BUSTANUL ARIFIN TUGAS : SISTEM KOMPUTER

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

PERCOBAAN DIGITAL 01 GERBANG LOGIKA DAN RANGKAIAN LOGIKA

PRAKTIKUM 2 DECODER-ENCODER. JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T.

BAB V GERBANG LOGIKA DAN ALJABAR BOOLE

Makalah Elektronika MULTIPLEXER DAN DEMULTIPLEXER

LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06

Gambar 5(a).Tabel Kebenaran Full Adder

BAB I PENDAHULUAN. elektronika digital. Kita perlu mempelajarinya karena banyak logika-logika yang

X = A Persamaan Fungsi Gambar 1. Operasi NOT

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

Jobsheet Praktikum ENCODER

O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012

MODUL DASAR TEKNIK DIGITAL

GERBANG UNIVERSAL. I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran

DIGITAL TO ANALOG CONVERTER

LAPORAN PRAKTIKUM DIGITAL

Gambar 1.1 Analogi dan simbol Gerbang NOT/INVERTER. Tabel 1.1 tabel kebenaran Gerbang NOT/INVERTER: Masukan Keluaran A

MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

BAB III RANGKAIAN LOGIKA

Jurusan Teknik Elektro Fakultas Teknik Universitas Surabaya

Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

DISUSUN OLEH : SHELLY PUSPITA WARDANI

Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

MODUL I GERBANG LOGIKA DASAR

GERBANG GERBANG LOGIKA

BAHAN AJAR SISTEM DIGITAL

JENIS-JENIS REGISTER (Tugas Sistem Digital)

BAB III PERANCANGAN ALAT. eletronis dan software kontroler. Konstruksi fisik line follower robot didesain

BAB III GERBANG LOGIKA DAN ALJABAR BOOLEAN

Modul 3 : Rangkaian Kombinasional 1

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999

TEORI DASAR DIGITAL OTOMASI SISTEM PRODUKSI 1

BAB I Tujuan BAB II Landasan Teori

Percobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Elektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan. Yusron Sugiarto

8. TRANSFER DATA. I. Tujuan

GERBANG LOGIKA DASAR

Rangkaian Adder dengan Seven Segment

PERCOBAAN DAC TANGGA R-2R ( DAC 0808 )

EMULASI GERBANG LOGIKA TUNGGAL MULTIFUNGSI MENGGUNAKAN MIKROPENGENDALI ATMEGA8A

PENCACAH (COUNTER) DAN REGISTER

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

RENCANA PELAKSANAAN PEMBELAJARAN ( RPP )

Jobsheet Praktikum FLIP-FLOP J-K

Gerbang Logika Dasar I

Transkripsi:

PERCOBAAN IV MULTIPLEXER DAN DEMULTIPLEXER LAPORAN PENDAHULUAN Oleh Freddy Samuel Perbara [NPM:1303.2.068] PROGRAM STUDI TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS RIAU KEPULAUAN BATAM 2014 PERCOBAAN IV MULTIPLEXER DAN DEMULTIPLEXER 1. Tujuan Setelah menyelesaikan percobaan, praktikan mampu : 1. Menjelaskan prinsip kerja dari murtiplexer dan demultiplexer 2. Menjelaskan cara kerja dari multiplexer dan demultiplexer dari 2 ke 1 ya ng dibentuk dari gerbang logika NAND. 2. Peralatan 1. Digital Logic Base Station (EFT-DTB). 2. Digital Logic Trainer Module 1 (EFT-DTA-M1). 3. Digital Voltmeter. 3. Teori Dasar Sebuah Multiplexer adalah suatu rangkaian atau piranti dimana jalur data yang ba nyak diseleksi channel-nya kedalam sebuah jarur keluaran tunggal. Umumnya, multi plexer dapat dianggap sebagai suatu pencampur sinyal dari sumber yang banyak ked alam suatu keluaran dengan jumlah yang lebih sedikit Sebuah Demultiplexer mengam bil data dari satu sumber dan mendistribusikannya menurut pola seleksi kedalam b eberapa jalur keluaran. Gambar 4.1. Rangkaian Multiplexer Tabel 4.1. Tabel Keluaran Multiplexer D=S W1 C=S W2 B=S W3 A=S W4 L4=Tin ggi L3=Tin ggi L2=Tin ggi L1=Tin ggi 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 Pada tabel 3.1. Tabel keluaran Murtiplexer menunjukkan bahwa untuk mentransmisik an data paralel 0000 (A,B,C dan D) ke sebuah jalur output tunggal, maka pertama-

tama pada input pemilih data (L1-L4) diberikan bilangan biner 0001 (L4=High) unt uk memindahkan bit 0 pada jalur pertama yaitu jalur A (LSB data paralel) ke jalu r output tunggal. Kemudian untuk memindahkan bit berikutnya pada jalur kedua (ja lur B), digunakan bilangan biner 0010 pada input pemilih data (L3=High). Selanju tnya memindahkan data pada jalur ketiga (jalur c), digunakan bilangan biner 0100 pada input pemilih data. Begitupun untuk MSB pada data pararel tersebut digunak an bit-bit biner 1000 untuk memindahkannya ke output, sehingga sekarang telah te rdapat data seri 0000 pada output rangkaian Murtiplexer. Data pada baris pertama tabel ini sudah sesuai dengan teori dasar dari piranti / rangkaian Multiplexer. Hal yang sama juga berlaku untuk data paralel pada baris 2 sampai baris 9 pada t abel 3.1 untuk merubahnya kedalam bentuk data seri. Namun, data pada baris terse but salah karena tidak sesuai dengan konsep dasar dari Murtiplexer. Seharusnya a dalah ketika pada input pemilih data diberikan bilangan biner 0001, maka data 1 (High) pada input data paralel dipindahkan ke jalur output yang ditunjukkan oleh logika 0 (aktif rendah). Begitupun untuk data berikutnya digunakan aturan yang sama seperti pada baris pertama tabel 3.1. Gambar 4.2. Saklar putar satu-kutub delapan-posisi bekerja sebagai pemilih data. Pemilih data pada gambar 4.2. berfungsi sama seperti suatu saklar putar. Gambar ini memperlihatkan data pada masukan 3 yang dipindahkan ke keluaran dengan konta k saklar putar. Pada saklar putar, anda hrus mengubah secara mekanis posisi sakl ar untuk memindahkan data dari masukan lain. pada pemilih data angka 1 dari-8 pa da gambar 1, hanya perlu mengubah masukan biner pada masukan pemilih data untuk memindahkan data dari masukan ke keluaran. Perlu diingat bahwa pemilih data bero perasi mirip dengan suatu saklar putar dalam memindahkan logis 0 atau 1 dari mas ukan yang diberikan ke keluaran tunggal. Tabel 4.2. Tabel Keluaran Demultiplexer Data Seri L1 L2 L3 L4 D C B A 1010 0 0 0 0 1 1 1 1 0 1 0 0 1 0 0 0 Data Seri L1 L2 L3 L4 D C B A 110 0 0 0 0 1 1 1 1

0 1 0 0 1 0 0 0 1011 0 0 0 0 1 1 1 1 0 1 0 0 1 0 0 0 Multiplexer adalah suatu piranti elektronis yang berfungsi seperti saklar putar yang sangat cepat. Piranti ini akan menghubungkan beberapa kanal masukan, satu p er satu ke sebuah jalur keluaran. Dengan demikian, kanal masukan harus membagi s ebuah jalur komunikasi tunggal dengan setiap kanal untuk selang waktu tertentu. Data yang ditransmisikan dalam bentuk termultiplex harus dipisahkan kembali ke b entuk semula sebelum digunakan. Proses ini disebut sebagai Demultiplexing. Denga n demikian, Demultiplexer adalah suatu piranti yang mentransmisikan data masukan yang datang pada sebuah kanal tunggal pada salah satu dari beberapa jalur kelua ran. Proses pemindahan data baik pada rangkaian Multiplexer maupun Demultiplexer dite ntukan oleh bilangan biner yang diberikan pada input pemilih datanya. Bila terda pat 4 bit data seri maupun data paralel yang akan ditransmisikan ke output rangk aian, maka pada input pemilih data juga harus digunakan 4 bit biner untuk mengon trol proses pemindahan data tersebut. Gambar 4.3. Rangkaian Demultiplexer Pada tabel 4.2. Tabel keluaran Demultiplexer terlihat bahwa ketika pada input da ta seri dan pada input pemilih data (L1-L4) belum diberikan data masukan, maka p ada outputnya belum ada jalur yang aktif yang diindikasikan oleh logika 1 (rangk aian aktif rendah). Ketika pada inputnya diberikan data seri 1010, maka pertamatama LSB dari data tersebut yaitu 0 akan dipindahkan ke jalur pertama (jalur A) pada outputnya dengan memberikan bilangan biner 0001 pada input pernilih datanya sehingga akan mengaktifkan jalur A. kemudian ketika diberikan bilangan biner 00 10 pada input pemilih datanya, maka bit berikutny a padadata seri (logika 1) aka n dipindahkan ke output rangkaian yang ditandai dengan aktifnya dua buah jalur o utput rangkaian yaitu jalur A dan jalur B. Selanjutnya diberikan bilangan biner 0100 pada input pemilih data untuk rnemindahkan bit berikutnya dari data seri ya ng ditandai dengan aktifnya 3 buah jalur pada output rangkaian, dan untuk memind ahkan MSB dari data seri (logika 1), digunakan bilangan biner 1000 pada input pe milih datanya yang ditandai dengan aktifnya semua jalur output rangkaian yang me nunjukkan bahwa semua data seri pada input rangkaian telah berada pada output da n telah berubah menjadi data paralel. Begitupun untuk data seri lainnya pada tabel 2 yaitu 0110 dan 1011 rnenggunakan cara yang sama untuk dipindahkan ke jalur output rangkaian dan berubah menjadi d ata paralel. 4. Langkah Kerja 4.1 Multiplexer 1. Siapkan base station Digital Logic Trainer dan letakkan modul EFT-DTA-M1 pada rel. Pastikan saklar power pada posisi OFF. Catatan: posisi saklar ke kanan: tertutup, ke kiri = terbuka. 2. Buat rangkaian seperti garnbar di bawah Rangkaian dan tabel multiplexer 2 ke 1 3. Hidupkan saklar power. 4. Lakukan 8 kombinasi posisi saklar seperti yang ditunjukan dalam tabel pa da rangkaian di atas.

5. Catat hasil pada M0. 6. Matikan saklar power. 7. Buat rangkaian seperti gambar di bawah. Rangkaian dan tabel multiplexer 8 ke 1 8. Hidupkan saklar power. 9. Posisikan saklar input A, B, C, pada kondisi Iogika 0. 10. Jangan membuat sambungan pada data input D. 11. Buat jumper sementa ra antara D0 dengan ground. 12. Selama A, B, C =0, LED akan menyala jika D0 terhubung dengan ground dan LED akan mati jika sambungan D0 ke ground dilepas. 13. Lakukan kombinasi saklar input A, B, C seperti ditunjukan pada tabel, sa mbungkan data D ke ground satu persatu secara bergantian untuk mengetahui data m ana yang terhubung dengan output M0, apakah D0, D1, D2, atau yang lainnya. 4.2 Demultiplexer 1. Siapkan base station Digital Logic Trainer dan letakkan modul EFT-DTA-M1 pada rel. Pastikan saklar power pada posisi OFF. Catatan: posisi saklar ke kanan: tertutup, ke kiri = terbuka. 2. Buat rangkaian seperti garnbar di bawah Rangkaian dan tabel data demultiplexer 1 ke 2 3. Hidupkan saklar power. 4. Lakukan 4 kombinasi posisi saklar seperti yang ditunjukan dalam table pa da rangkaian di atas. 5. Catat hasil pada Y0 dan Y1. 6. Matikan saklar power. 7. Buat rangkaian seperti gambar di bawah. Rangkaian dan tabel data demultiplexer dengan IC 74155 8. Hidupkan saklar power. 9. Lakukan 8 kombinasi posisi saklar seperti ditunjukan pada tabel di atas. 10. Amati semua kondisi output dan catat pada tabel. 5. Tugas Pendahuluan 1. Buatlah ringkasan tentang Multiplexer dan Demultiplexer, berdasarkan mat eri kuliah elektronika digital yang sudah diperajari!! 2. Gambarkan internal dari IC TTL 7400, IC 74151 dan IC 74155!! 6. Tugas Akhir 1. Buatlah tabel kebenaran dari langkah kerja di atas!! 2. Buat kesimpulan setelah anda melakukan praktek ini!! Jawaban Tugas Pendahuluan : 1. Multiplexer adalah suatu piranti elektronis yang berfungsi seperti sakla

r putar yang sangat cepat. Piranti ini akan menghubungkan beberapa kanal masukan, satu per satu ke sebuah jalur keluaran. Dengan demikian, kanal masukan harus m embagi sebuah jalur komunikasi tunggal dengan setiap kanal untuk selang waktu te rtentu. Demultiplexer adalah suatu piranti yang mentransmisikan data masukan yang datang pada sebuah kanal tunggal pada salah satu dari beberapa jalur keluaran, Data ya ng ditransmisikan dalam bentuk termultiplex harus dipisahkan kembali ke bentuk s emula sebelum digunakan. 2. Internal dari IC TTL 7400, IC 74151 dan IC 74155!!