Gambar 1.1 Logic diagram dan logic simbol IC 7476

Transkripsi

1 A. Judul : FLIP-FLOP JK B. Tujuan Kegiatan Belajar 15 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Mengetahui cara kerja rangkaian Flip-Flop J-K. 2) Merangkai rangkaian Flip-Flop J-K. C. Dasar Teori Kegiatan Belajar Flip-flop J-K Kelemahan flip-flop S-R adalah munculnya output yang tidak dapat didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis NAND.Untuk menanggulanginya muncul keadaan tersebut,maka dikembangkan flip-flop J-K, flip-flop J-K dibangun untuk mengantisipasi keadaan terlarang pada flip-flop S-R, dan rangaian ditunjukan pada gambar di bawah ini. Gambar 1.1 Logic diagram dan logic simbol IC 7476 Konfigurasi diatas telah dapat menghilangkan keadaan terlarang yang terjadi pada flip-flop S-R.Penggunaan flip-flop J-K dapat menimbulkan masalah apabila sinyal input J dan K diberikan bersamaan dengan sinyal clock pemicu.misal flip-flop J-K dioperasikan dalam keadaan set,sehingga input diberikan keadaan tinggi ( J = 1) dan inpu K diberikan keadaan rendah (K=0).Perlu dikemukakan terlebih dahulu bahwa pada umumnya sinyal-sinyal pemicu flip-flop termasuk sinyal input ketika diumpankan ke input-input flipflop tidak langsung bernilai tinggi,namun memerlukan waktu tertentu atau mengalami penundaan dalam mencapai keadaan stabil. 1

2 2. KARAKTERISTIK IC TTL +5V Ke Rangkaian selanjutnya E I B 4KΩ C Ke Rangkaian selanjutnya Gambar 1.3 Rangkaian ekivalen input IC TTL ( Input = 0 ) Bila masukkan IC TTL dihubungkan ground maka ada beda potensial antara basis dan emitter, sehingga arus mengalir menuju emitter, tidak ada arus yang mengalir menuju colector. Input IC TTL sama dengan nol. +5V Ke Rangkaian selanjutnya 4KΩ E B I C Ke Rangkaian selanjutnya +5V Gambar 1.4 Rangkaian ekivalen input IC TTL ( Input = 1 ) Bila masukan IC TTL dihubungkan dengan +5V, maka tidak ada beda potensial antara basis dan emiter Tr1. Sehingga arus mengalir menuju colector Tr1 dan menuju basis Tr2, tidak ada arus yang mengalir menuju emiter. Input IC TTL sama dengan 1. 2

3 +5V Ke Rangkaian selanjutnya 4KΩ I B Mengambang E C Ke Rangkaian selanjutnya Gambar 1.5 Rangkaian ekivalen input IC TTL ( Input = 1 ) Bila masukan IC TTL tidak dihubungkan dengan +5V atau ground ( mengambang ), maka tidak ada beda potensial antara basis dan emiter Tr1. Sehingga arus mengalir menuju colector Tr1 dan menuju basis Tr2, tidak ada arus yang mengalir menuju emiter. Input IC TTL sama dengan 1. D. Lembar Praktikum 1. Alat dan Bahan Modul trainer Flip-Flop J-K 1 buah Catu daya 1 buah Saklar input logika 1 buah Kabel jumper kuning 4 buah Kabel jumper merah 2 buah 2. Kesehatan dan Keselamatan kerja (a) Periksalah komponen modul trainer sebelum digunakan. (b) Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum. (c) Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan. (d) Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian. (e) Yakinkan tempat anda aman dari sengatan listrik. (f) Hati-hati dalam penggunaan peralatan praktikum! 3

4 3. Langkah percobaan 2 a) Perhatikan gambar 1.2 lalu cermati konektor yang ada pada modul Flip-Flop J-K. VCC +5V 10K J SD Q CLK 7476 K CD Q Y1 330 Ω 330 Ω 47pf 3 Gambar 1.2 Rangkaian percobaan Flip-Flop J-K b) Berilah modul Flip-Flop J-K tegangan sebesar 5VDC dengan cara menghubungkan vcc dan ground power supply ke vcc dan ground modul Flip-Flop J-K menggunakan kabel penghubung yang sudah disediakan. c) Berilah saklar input logika dengan tegangan 5VDC dengan mnghubungkan ground dan vcc power supply pada pin paling atas sesuai gambar. d) Hubungkan kaki-kaki input J, K, SD, CD dengan Vcc atau ground sesuai dengan kombinasi pada tabel 1.1. e) Hubungkan kaki-kaki output Q dan Q dengan LED seperti pada gambar 1.3. f) Catat kondisi nyala lampu led yang terhubung dengan Q dan Q pada tabel 1.1 4

5 FF-JK DAN FF-D BOOST CONVERTER + 5V FF-D + 5V + 5V K 2 D SD Q CLK CD Q 6 47pf GND + 5V FF-JK K J SD Q CLK 7476 K CD Q pf GND Gambar 1.3 modul Flip-Flop J-K 5

6 E. HASIL PRAKTIKUM Tabel 1.1 Tabel Hasil Percobaan INPUT OUTPUT CLOCK SD CD J K Q Q NOT 0 1 X X 1 0 X X 0 0 X X Keterangan : Led menyala = 1 Logika 1 = vcc (5V ) X= tidak di hiraukan Led mati = 0 Logika 0 = ground 6

7 F. GAMBAR PRAKTIKUM 7

8 8

9 9

10 Analisa Kesimpulan 10

11 G. GAMBAR SIMULASI SOFTWARE (PRAKTIKUM) 11

12 12

13 13

14 Analisa Kesimpulan 14

15 4. Tugas : a. Bagaimana cara membuat keadaan set dan reset pada flip-flop J-K? b. Buat rangkaian Flip-flop menggunakan gerbang NAND 3 masukan dan gerbang NAND 2 masukan (simulasikan)! Tabel Kebenaran Clock J K Q Qnot Gambar Simulasi Software (TUGAS) 15

16 16

17 Analisa Kesimpulan Daftar Pustaka 17

18 18