Tahun Akademik 2015/2016 emester I DIG1B3 onfigurasi Perangkat eras omputer angkaian ekuensial Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom Applied cience chool Pokok Bahasan: angkaian ekuensial Elemen Memori Pulse-Triggered Latch FF o o o - Latch Gated - Latch Gated D Latch Edge-Triggered FF o o o o - Flip-flop D Flip-flop - Flip-flop T Flip-flop 1
etelah mengikuti perkuliahan ini mahasiswa dapat: Memahami Pengertian angkaian ekuensial Menyebutkan dan menjelaskan cara kerja berbagai macam Flip-Flop Mampu menjelaskan penggunaan Flip-flop sebagai elemen pembentuk sistem komputer Pendahuluan uatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. uatu rangkaian diklasifikasikan sekuensial jika ia memiliki sifat keluaran sekarang ditentukan oleh masukan eksternal sekarang dan kondisi keluaran sebelumnya. 2
Pendahuluan eluaran angkaian kombinasional eluarankeluaran memori angkaian ombinasional Elemen Memori Masukan-masukan eksternal angkaian ekuensial = angkaian ombinasional + Elemen Memori Pendahuluan Ada 2 tipe rangkaian sekuensial: synchronous: keluaran-keluarannya berubah hanya pada waktu tertentu asynchronous: keluaran-keluarannya berubah setiap saat Multivibrator: sebuah kelas dari rangkaian sekuensial. Multibrator bisa berupa: bistable (2 keadaan stabil) monostable atau one-shot (1 keadaaan stabil) astable (tidak ada keadaan stabil) Devais Lojik Bistable latch dan flip-flop. Latch dan flip-flop dibedakan dalam metode yang digunakan untuk mengubah keadaannya. 3
Elemen Memori Elemen memori : sebuah devais yang dapar mengingat nilai secara terbatas atau mengubah nilai pada command dari masukan-masukannya. command Elemen Memori Nilai tersimpan Tabel karakteristik ommand (pada (t) (t+1) waktu t) et X 1 eset X 0 Mengingat / Tidak mengubah 0 0 1 1 (t): eadaan sekarang (t+1) or + : keadaan berikutnya Elemen Memori Elemen memori dengan clock. Flip-flop adalah elemen memori yang mengubah keadaannya berdasarkan clocknya. command Elemen Memori Nilai tersimpan clock lock biasanya berupa gelombang segi empat. Positive pulses Positive edges Negative edges 4
Elemen Memori Dua tipe triggering/aktivasi: pulse-triggered edge-triggered Pulse-triggered latch ON = 1, OFF = 0 Edge-triggered flip-flop positive edge-triggered (ON = dari 0 ke 1; OFF = waktu lain) negative edge-triggered (ON = dari 1ke 0; OFF = waktu lain) - Latch eluaran-keluaran: and '. etika TINGGI, latch dalam keadaan ET. etika ENDAH, latch dalam keadaan EET. Untuk active-high input - latch (dikenal sebagai NO gate latch), =TINGGI (dan =ENDAH) a keadaan EET =TINGGI (dan =ENDAH) a keadaan ET == ENDAH a tidak berubah == HIGH a = ' = ENDAH (terlarang)! 5
- Latch Untuk active-low input '-' latch (dikenal sebagai NAND gate latch), '=ENDAH (dan '=TINGGI) a keadaan EET '=ENDAH (dan '=TINGGI) a keadaan ET = = TINGGI a tidak berubah = = LOW a = ' = HIGH (terlarang)! elemahan - latch: ada kondisi terlarang dan harus dihindari. - Latch Tabel arakateristik untuk active-high input - latch ' 0 0 N N eadaan sekarang = keadaan sebelumnya 1 0 1 0 Latch ET. 0 1 0 1 Latch EET. 1 1 0 0 ondisi terlarang Tabel arakateristik untuk active-low input '-' latch: ' ' ' ' 1 1 N N eadaan sekarang = keadaan sebelumnya 0 1 1 0 Latch ET. 1 0 0 1 Latch EET. 0 0 1 1 ondisi terlarang. ' 6
- Latch Active-HIGH input - latch 10 100 11000 10 001 ' 00110 Active-LOW input - latch ' ' ' ' ' ' ' 1 0 1 0 ondisi awal 0 0 1 0 (setelah =1, =0) 0 1 0 1 0 0 0 1 (setelah =0, =1) 1 1 0 0 terlarang! ' ' ' 1 0 0 1 awal 1 1 0 1 (setelah '=1, '=0) 0 1 1 0 1 1 1 0 (setelah '=0, '=1) 0 0 1 1 terlarang! Gated - Latch - latch + enable input (EN) dan 2 NAND gate gated - latch. EN ' EN ' 7
Gated - Latch eluaran-keluaran berubah(jika diperlukan) hanya pada saat EN TINGGI. Pada kondisi bagaimana keadaan terlarang terjadi? Tabel karakteristik: EN=1 (t) (t+1) 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 indeterminate 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 indeterminate (t+1) 0 0 (t) Tidak berubah 0 1 0 eset 1 0 1 et 1 1 indeterminate (t+1) = + '.. = 0 Gated D Latch Membuat masukan ekual denga ' gated D latch. D latch mengeliminasi kondisi yang tak diinginkan dalam keadaan terlarang - latch. D EN D EN ' ' 8
Gated D Latch etika EN TINGGI, D=TINGGI latch ET D=ENDAH latch EET adi EN TINGGI,,mengikuti masukan D (data). Tabel karakteristik: EN D (t+1) 1 0 0 eset 1 1 1 et 0 X (t) Tidak berubah etika EN=1, (t+1) = D Edge-Triggered Flip-flop Flip-flop: synchronous bistable device eluaran berubah keadaannya berdasarkan masukan triggering clocknya. Perubahan keadaan keluarannya bisa berdasarkan sinyal clock positive edge (rising edge) atau negative edge (falling edge). inyal lock Positive edges Negative edges 9
Edge-Triggered Flip-flop -, D dan - edge-triggered flip-flop. atatan imbol > pada masukan clock. ' D ' ' Positive edge-triggered flip-flop ' D ' ' Negative edge-triggered flip-flop - Flip-flop - flip-flop: pada ujung triggering pulsa clock, =TINGGI (dan =ENDAH) a keadaan ET =TINGGI (dan =ENDAH) a keadaan EET = = ENDAH a tidak berubah = = TINGGI a terlarang Tabel arakteristik (t+1) omentar 0 0 X (t) Tidak berubah 0 1 0 eset 1 0 1 et 1 1? Terlarang X = irrelevant ( don t care ) = transisi clock dari ENDAH ke TINGGI 10
- Flip-flop Ada 3 bagian: basic NAND latch pulse-steering circuit pulse transition detector (or edge detector) circuit pulse transition detector detects a rising (or falling) edge and produces a very short-duration spike. - Flip-flop The pulse transition detector. Pulse transition detector ' ' * ' * ' * Positive-going transition (rising edge) ' * Negative-going transition (falling edge) 11
D Flip-flop D flip-flop: Masukan tunggal D (data) D=TINGGI a keadaan ET D=ENDAH a keadaan EET mengikuti D pada tepi clock. Mengkonversikan - flip-flop ke D flip-flop dengan menambahkan sebuah inverter. D D (t+1) eterangan 1 1 et 0 0 eset ' positive edge-triggered D flipflop dibentuk dengan - flipflop. = transisi clock ENDAH ke TINGGI D Flip-flop Aplikasi: Transfer Data Parallel. Untuk mentransfer keluaran X, Y, Z ke flip-flop 1, 2 dan 3 untuk penyimpan. ombinational logic circuit X Y Z D ' D ' 1 = X* 2 = Y* Transfer D ' 3 = Z* * After occurrence of negative-going transition 12
- Flip-flop Tidak ada keadaan terlarang. Termasuk toggle state. =TINGGI (dan =ENDAH) a keadaan ET =TINGGI (dan =ENDAH) a keadaan EET ==ENDAH a tidak berubah keadaannya ==TINGGI a toggle (kebalikan dari keadaan sebelumnya) - Flip-flop - flip-flop. Pulse transition detector ' Tabel arakteristik. (t+1) eterangan 0 0 (t) Tidak berubah 0 1 0 eset 1 0 1 et 1 1 (t)' Toggle (t+1) =.' + '. (t+1) 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 13
T Flip-flop T flip-flop: versi masukan tunggak dari - flip flop, dibentuk dari Flip-flop dengan kedua masukannya dihubungkan bersama-sama. T Pulse transition detector ' T ' Tabel karakteristik. T (t+1) eterangan 0 (t) Tidak berubah 1 (t)' Toggle (t+1) = T.' + T'. T (t+1) 0 0 0 0 1 1 1 0 1 1 1 0 T Flip-flop Aplikasi: Pembagi Frekuensi. High High High A B A B Membagi frekuensi clock dengan 2. Membagi frekuensi clock dengan 4. Aplikasi: ounter 28 14
Masukan-masukan Asynchronous Masukan-masukan -, D and - FF adakalah synchronous, data masukan dari FF tersebut ditransfer ke keluaran FF hanya terjadi bila ada perubahan keadaaan pada pulsa clocknya. Masukan-masukan Asynchronous mempengaruhi keadaan keluaran flip-flopnya dan tidak dipengaruhi oleh clocknya. contoh preset (PE) dan clear (L) [atau direct set (D) dan direct reset (D)] etika PE=TINGGI, berubah menjadi TINGGI. etika L=TINGGI, diklirkan menjadi ENDAH. Flip-flop dalam mode operasi normal ketika PE dam L ENDAH. Masukan Asynchronous - flip-flop dengan active-endah preset and clear inputs. PE ' Pulse transition detector PE ' L PE L = = TINGGI L Preset Toggle lear 15