XV. RANGKAIAN SEKUENSIAL ASINKRON A. PENDAHULUAN Rangkaian tergantung untuk pada melakukan sekuensial signal input pengubahan ditentukan oleh variabel state. Setiap signal tidak asinkron eksternal disinkronkan (dengan clock) disebut ASINKRON karena pengubahan dari kondisi 1 ke 0 dan sebaliknya tidak dapat di prediksi.
Lanjutan Rangkaian Asinkron dapat didefinisikan sebagai rangkaian dimana signal eksistensinya pada suatu saat, ditentukan oleh perubahan logika eksternal. salah satu dari signal signal input Setiap input eksternal hanya dapat berubah 1 pada 1 saat, dan rangkaian berada pada kondisi stabil (semua signal rangkaian harus berada berada pada pada kondisi kondisi terjadi perubahan. stabil, steady yaitu state mereka bila ada
B. PROSEDUR PERANCANGAN 1. Ubahlah spesifikasi perancangan kedalam diagram waktu (Timing Diagram (Diagram keadaan). Diagram) State 2. Buatlah primitive Flow Map (tabel bagan alir). 3. Gunakan tabel Implikasi untuk memperoleh pasangan-pasangan sama atau Compatible state. Gunakan diagram penggabungan memilih (Merge Diagram) kumpulan-kumpulan state untuk dapat digabung untuk memperoleh jumlah state minimum.
LANJUTAN 4. Buatlah Diagram alir (Flow Map) telah disederhanakan, dari hasil langkah 3. 5. Tentukan variabel state, nama-nama variabel state dan pilih kode biner untuk state bebas race. Buatlah untuk Next State dan eksitasi input. K-Map 6. Buatlah persamaan output Next State bebas Hazard dan menggunakan rangkaian logika. eksitasi input SR Latch), (bila gambar
C. KONDISI RACE Kondisi race dikatakan ada pada suatu rangkaian sekuensial jika 2 atau lebih variabel state biner berubah nilainya sebagai respon dari adanya perubahan variabel input. Jika waktu tunda (delay) tidak sama dihadapi pada sutu rangkaian sekuensial, maka kondisi race dapat menyebabkan variabek state berubah denga cara tidak dapat diramalkan. Sebagai contoh misalnya variabel state harus berubah dari 00 ke 11 jika variabel pertama berubah lebih cepat dari variabel kedua maka perubahan terjadi menurut urutan 00 ke 10 dan kemudian lebih cepat ke 11. Sebaliknya dari pertama jika terjadi menurut urutan 00 01 11. variabel maka kedua perubahan
Jika state akhir stabil tidak tergantung pada ururtan cara perubahan variabel state maka disebut non critical race. (seperti contoh diatas perubahan dari 00 11 bisa melalui 01 tau 10). Jika state akhir stabil tergantung pada seperti dihindari urutan dilakukan ini perubahan disebut dalam dengan variabel critical merancang memberikan race. state rangkaian nilai maka Critical biner race race sekuensial harus dan berbeda hanya 1 bit dari satu ke state lain. Cara ini dinamakan race free state assignment. Contoh : Membuat race free state assignmet untuk tabel primitive flow terdiri dari 3 baris. X 1 X 2 Present State 00 01 11 10 a a b c a b a b b c c a c c c
Jika diagram transisinya digambarkan berdasarkan tabel diatas, maka akan diperoleh gambar dibawah ini. a 00 d 01 b 01 c 11 Dapat diketahui bahwa transisi dari a ke c dan dari c ke a akan menimbulkan race karena terjadi perubahan sebanyak 2 bit dari 00 ke 11. Agar bebas race dilakukan dengan menambahkan baris ke 4 pada tabel floe dinamakan d dan diberikan nilai biner 10 sehingga transisi dari a ke c dan sebaliknya harus melalui d. Untuk itu pada baris pertama pada kolom 11 harus diubah dari c menjadi d dan baris ke 4 kolom 11 diisi dengan c. Kemudian baris ke 3 kolom 00 diubah dari c menjadi d dan baris ke 4 kolom 00 diisi dengan a.
Tabel flow dan diagram menjadi seperti dibawah ini transisinya sekarang X 1 X 2 Present State 00 01 11 10 a a b d a b a b b c c d c c c d a - c - a 00 b 01 d 01 c 11
Contoh. Rancanglah rangkaian sekuensial asinkron free race mempunyai timing diagram seperti dibawah ini. States a b c d e f g f X 1 X 2 Z Timing Diagram
Tabel keadaan dan tabel primitive flow dari timing diagram diatas serta tabel implikasinya dapat dibuat seperti dibawah ini. Input Output State X 1 X 2 Z a 1 0 0 b 1 1 0 c 0 1 0 d 0 0 0 e 1 0 1 f 0 0 0 g 1 0 0
InputX 1 X 2 Output 00 01 11 10 Z a - - b a 0 b - c b - 0 c d c - - 0 d d - - e 0 e f - - e 1 f f - - g 0 g f - - g 0 b c d a=e? X e X X X X f a=g? d=f? X e=f? X X g d=f? X X X a b c d e f Tabel Implikasi
Dari tabel implikasi dapat diperoleh pasangan state kompatibel dan merger diagram sebagai berikut : a,b a,c a,f a,g b,c b,d b,f b,g c,d f,g d b g e c a f Merger Diagram
Dari diagram merger, didapatkan kelompok dari state dapat digabungkan dimana salah satunya adalah (a,b,f,g), (c,d), (e) sehingga state a-g dapat direduksi menjadi 3 buah state yaitu i,j,k. X 1 X 2 Present State 00 01 11 10 i=a,b,f,g f c b a j=c,d d c - e k=e f - - e X 1 X 2 Present State 00 01 11 10 i i j i i j j j - k k I - - k
X 1 X 2 Present State y 1 y 2 00 01 11 10 00 00 01 00 00 01 01 01-11 11 00 - - 11 Diagram transisinya digambarkan dibagian kiri dan untuk 3 buah state i,j,k diperlukan 2 buah state variabel yaitu y 1 y 2 = 00,01,1111 i 00 j 01 i 00 j 01 l 10 k 11 k 11
Untuk menghindarkan kondisi race akibat transisi state dari 11 ke 00, maka diantaranya disisipkan state l = 01 seperti terlihat pada gambar dibagian atas kanan. Tabel primitive flow hasil reduksi menjadi sbb. X 1 X 2 Present State y 1 y 2 00 01 11 10 00 00 01 00 00 01 01 01-11 11 10 - - 11 10 00 01 00 00 Pada tabel diatas terjadi perubahan pada baris 11 kolom 00 tadinya berisi 00 digantikan dengan 10. Pada baris 10 kolom 00 diisi dengan 00 dan pada baris 10 kolom lain diisi dengan stabil state dari baris diatasnya (seharusnya 3 buah don t care) untuk menjamin tidak dihasilkan 10 dapat mengakibatkan rangkaian berjalan tidak semestinya.
Dengan cara ini jika dihasilkan state 11 kan beralih menjadi 00 setelah melalui state 10. Jika tabel telah direduksi dipisahkan menjadi 2 tabel untuk menyatakan next state Y1 dan Y2 maka akan diperoleh tabel sbb. Y 1 = X 1 X 2 PS 00 01 11 10 Z y 1 y 2 00 0 0 0 0 0 01 0 0-1 0 11 1 - - 1 1 10 0 0 0 0 - Y 2 = X 1 X 2 PS 00 01 11 10 Z y 1 y 2 00 0 1 0 0 0 01 1 1-1 0 11 0 - - 1 1 10 0 1 0 0 - Y 1 = y 1 y 2 + y 2 X 1 Y 2 = y 1 y 2 + X 1 X 2 + y 2 X 1 Z = y 1
Diagram logikanya seperti dibawah ini. Y 2 Y 1 Y 1 Z X 1 X 2 Y 2
XVI. RANGKAIAN SEKUENSIAL ASINKRON A. PRIMITIVE FLOW MAP (Tabel bagan alir) Primitive Flow Map adalah tabel dengan 1 stable state (keadaan stabil) dituliskan pada setiap baris dari tabel. Setiap present state (keadaan kini) dituliskan pada baris terpisah dan dituliskan pada sisi kiri tabel. Bila next state (keadaan berikutnya) sama dengan present state (keadaan kini), maka state tersebut diberi lingkaran untuk menunjukkan ia berada pada kondisi stabil.
Contoh Buatlah rangkaian dengan 2 input G (gate) dan D (data) dan 1 output Q. Informasi di D dipindah ke Q bila G=1. mengikuti D selama G=1. Output Q akan Bila G=0, informasi telah ada masukkan D, pada saat transisi terjadi, akan tetap outputnya Q. Rangkaian ini adalah rangkaian memory menerima masukkan D saat G=1, dan tetap outputnya bila G=0, sekali G=0, perubahan di D tidak akan mengubah Q.
Lanjutan Tabel untuk contoh. STATE I N P U T O U T P U T a b c d e f D G Q 0 1 0 1 1 1 0 0 0 1 0 0 1 0 1 0 0 1 KETERANGAN D = Q, Sebab G=1 D = Q, Sebab G=1 Setelah state a/d Setelah state c Setelah state b/f Setelah state e
TABEL PRIMITIVE FLOW MAP State DG 00 01 11 10 a c, - a, 0 b, - -, - b -, - a, - b, 1 e, - c c, 0 a, - -, - d, - d c, - -, - b, - d, 0 e f, - -, - b, - e, 1 f f, 1 a, - -, - e, - x, - = state tak stabil -, - = don t care x, 0 = state stabil 0 output
B. FLOW TABLE (Penggabungan Diagram Alir) Seringkali state table untuk rangkaian tidak dinyatakan secara lengkap. Dalam kasus semacam ini, keadaan berikut (Next State) dan output seharusnya terjadi dianggap sebagai don t care. Keadaan keadaan terjadi dinyatakan secara lengkap dapat digabung untuk mengurangi jumlah keadaan di Diagram alir (Flow table). Dengan demikian, 2 keadaan (state) tidak dinyatakan secara lengkap, dapat digabungkan disebut Compatible (bersesuaian).
Dua state disebut compatible jika untuk setiap Input mungkin memiliki output sama dan keadaan berikut (Next state) adalah compatible. Langkah langkah untuk memperoleh pasangan-pasangan compatible : 1. Tentukan pasangan-pasangan compatible dengan menggunakan table implikasi. 2. Tentukan maksimal compatible dengan menggunakan Diagram penggabungan. 3. Tentukan kelompok-kelompok compatible menimum, mencakup semua keadaan (state) dan tertutup.
C. Pasangan Compatible Contoh prosedur untuk memperoleh pasangan compatible adalah sbb. Primitive flow table, pada tiap-tiap kotak berisi keadaan berikut dan keluaran tanda menunjukkan keadaan tidak ditentukan, atau keluaran tidak ditentukan dua keadaan compatible bila dalam setiap kolom pada baris-baris berhubungan. Diagram alir (Flow table) mereka adalah sama atau compatible dan jika tidak ada perubahan di keluaran. Misalkan : Baris a dan b adalah compatible; tetapi a dan f akan compatible jika c dan f compatible walaupun demikian, c dan f tidak compatible karena mereka memiliki perbedaan keluaran di kolom pertama.
Primitive flow map table 00 01 11 10 a c, - a, 0 b, - -, - b -, - a, - b, 1 e, - c c, 0 a, - -, - d, - d c, - -, - b, - d, 0 e f, - -, - b, - e, 1 f f, 1 a, - -, - e, -
Untuk membuat tabel Implikasi dari tabel primitive flow map pada contoh adalah sbb. Tabel Implikasi. b c d,e x d d,e x e f c, f x d,e,c,f x c, f x x d,e,c,f x a b c d e x Dari tabel Implikasi pasangan- pasangan Compatible sbb: diperoleh (a,b) (a,c) (a,d) (b,e) (b,f) (c,d) (e,f)
XVII. RANGKAIAN SEKUENSIAL ASINKRON A. MAXIMAL COMPATIBLE Maximal compatible adalah kelompok compatible-compatible memiliki kombinasi mungkin dari keadaan- keadaan compatible. Maximal compatible dapat diperoleh dari diagram penggabungan. Semua pasangan-pasangan compatible dapat diturunkan dari diagram penggabungan dengan melihat pola-pola Geometri menghubungkan ke keadaan-keadaan saling berhubungan.
Lanjutan.. Titik terisolasi menunjukkan suatu keadaan (state) tidak compatible dengan keadaan lainnya. Sebuah garis menunjukkan pasangan compatible dengan 3 state, n state compatible ditunjukkan oleh diagram penggabungan dengan polygon n sisi,dengan diagonalnya saling berhubungan. Kumpulan maximal compatible dapat dipakai untuk menggabungkan diagram alir (Flow Table) dengan menentukan 1 baaris di tabel disederhanakan ke setiap anggota kelompoknya.
Contoh Untuk contoh dari pasangan compatible (a,b) (a,c) (a,d) (b,e) (b,f) (c,d) (e,f) a f b e c d Maka pasangan maximal compatible adalah (a,b) (a,c,d) (b,e,f)
B. CLOSED COVERING CONDITION Sekumpulan pasangan compatible tertutup apabila semua state tercakup didalamnya dan apabila ada Implies state pada tabel Implikasi, maka implikasi state tersebut juga tercakup di dalam pasangan state dicari. Pada contoh sebelumnya pasangan maximal compatible (a,b) (a,c,d) (b,e,f) jika (a,b) di hilangkan maka ditinggal adalah pasangan maximal compatible (a,c,d) (b,e,f) maka semua state tercakup dan tidak ada implies state maka pasangan (a,c,d) (b,e,f) memenuhi closed covering condition.
REDUCTION FLOW TABLE (a,c,d) (b,e,f) DG 00 01 11 10 c, 0 a, 0 b, - d, 0 f, 1 a, - b, 1 e, 1 Y (0) a (1) b DG 00 01 11 10 a, 0 a, 0 b, - a, 0 b, 1 a, - b, 1 b, 1
Transition Table Y a = 0 b = 1 DG 00 01 11 10 0 0 1 0 1 0 1 1 Output Table Z Y 0 1 Y = D G + Y G DG 00 01 11 10 0 0-0 1-1 1 Z = Y
GAMBAR RANGKAIAN LOGIKANYA D G Z = Y
C. HAZARD Hazard adalah suatu kondisi terjadi jika sebuah variabel berubah akan menghasilkan perubahan output sementara, dimana seharusnya output ini tidak berubah. Pada rangkaian sekuensial dimana ada feedback. hazard dapat menyebabkan rangkaian sekuensial pergi ke state salah. Hazard dapat dijelaskan menggunakan rangkaian dibawah ini. Misalnya rangkaian dalam keadaan stabil total yx 1 X 2 = 111, jika input X 2 berubah dari 1 ke 0 maka keadaan stabil berikutnya harus 110 tetapi adanya delay pada rangkaian inverter menyebabkan AND 2 belum berubah sementara AND 1 sudah berubah akan mengakibatkan output berubah menjadi 0 sementara waktu sebelum akhirnya menjadi 1
X 1 1 1 0 1 0 1 Y X 2 1 0 0 1 y 1 0 1 Seharusnya terjadi X 1 1 1 0 1 0 0 Y X 2 1 0 0 y 1 0 Kenyataan terjadi
Jika dibuat Karnaugh Map dari rangkaian diatas agar bebas hazard (hazard free) dapat ditabelkan dibawah ini. X 1 X 2 y 00 01 11 10 0 0 0 1 0 1 1 0 1 1 Y = X 1 X 2 + yx 2 X 1 X 2 y 00 01 11 10 0 0 0 1 0 1 1 0 1 1 Y = X 1 X 2 + yx 2 + yx1
Rangkaian sekuensial dengan menjadi seperti dibawah ini hazard free 1 1 1 X 1 X 2 1 1 0 1 0 0 y 1 1 0 0 1 Y Rangkaian sekuensial bebas hazard Pada contoh soal diatas perancangan rangkaian sebelumnya dapat ditambahkan persyaratan bebas hazard sehingga rangkaian harus ditambahkan gerbang AND dengan cara seperti diatas