PERCOBAAN IV RANGKAIAN LOGIKA SEKUENSIAL
|
|
- Siska Chandra
- 7 tahun lalu
- Tontonan:
Transkripsi
1 PERCOBAAN IV RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Mengerti perbedaan perilaku antara latch dan flip flop. 2. Mendesain sekuensial rangkaian untuk implementasi didalam FPGA. 3. Mengenal dan memahami cara menggunakan hierarki dalam desain rangkaian 4. Mengenal dan memahami cara menggunakan FPGA sebagai prototype system untuk memverifikasi fungsi rangkaian. PERSIAPAN Pelajari kembali bahan kuliah anda mengenai rangkaian logika sekuensial. Pelajari juga keseluruhan petunjuk praktikum untuk modul rangkaian logika sekuensial ini.kerjakan tugas pendahuluan dan kumpulkan sesuai ketentuan yang berlaku. Bawa rangkaian hasil percobaan anda pada modul 3. Jika belum selesai atau masih ada kesalahan, selesaikan di rumah. DASAR TEORI Dalam percobaan ini, ada dua prinsip rangkaian yang akan didesain. Yang pertama adalah synchronous binary coded decimal(bcd) counter dengan reset asynchronous dan masukan clock enable untuk mengijinkan konter individu untuk dicascade kedalam multi digit synchronous counter. Anda akan mendesain konter ini dari komponen flip flop dan logika masukan. Anda juga akan mengkonversikan rangkaian ini kedalam blok hierarki untuk mempermudah membuat banyak instances dari counter. Untuk menguji counter anda, sebuah skematik akan digunakan sebagai test platform akan diberikan untuk anda. Rangkaian kedua yang akan didesain adalah counter divide by N dimana N adalah suatu bilangan konstan. Dalam kasus ini, anda akan mengimplementasikan counter ini menggunakan counter primitive yang memberikan 16 bit counter dengan synchronous reset, dan hanya menambahkan logika untuk memaksa counter reset pada hitungan yang diinginkan. Dalam desain synchronous, usaha kita didasarkan pada asumsi bahwa clock timbul secara simultan pada setiap flip flop. Walaupun kelihatannya mudah, sebenarnya memberikan clock kesemua flip flop dengan delay yang dapat diterima tidak selalu mudah. Untuk memfasilitasi hal 42
2 ini, FPGA memiliki pin, buffer dan routing channel khusus.untuk digunakan sebagai pengantar clock. Ketika mengerjakan desain synchronous, kita harus memastikan bahwa sinyal clock kita menggunakan fasilitas tersebut. Dalam percobaan ini, anda juga akan belajar tentang perbedaan dalam time based behavior antara latch dan flip flop. Bit file untuk bagian eksperimen ini akan diberikan. Sebagai persiapan, baca kembali pelajaran bagian D Latch dan flip flop. TUGAS PENDAHULUAN 1. Buatlah tabel keadaan dan nilai masukan dari BCD counter dengan memanfaatkan table yang berada di akhir modul ini! Lihat bagian awal percobaan3a untuk spesifikasi system yang akan dibangun. 2. Buatlah K map untuk masukan D Flip Flop dengan memanfaatkan table yang berada di akhir modul ini, kemudian minimisasikan sehingga mendapatkan persamaan POS/SOP yang minimum! 3. Buatlah rangkaian BCD counter dan divide by N anda di rumah dengan mengikuti petunjuk praktikum percobaan3a dan percobaan3b!! Upload file anda ke ftp labdasar folder PraktikanSisDig, buat folder baru didalamnya dengan nama kelompokxx(xx diisi dengan kode kelompok anda,mis A1) 4. Jelaskan tentang latch dan D Flip Flop! PERCOBAAN PERALATAN YANG DIGUNAKAN Komputer/PC yang telah terinstal program Quartus II 6.0 Osiloskop FPGA development board, tipe ALTERA UP2 atau DE1 beserta perlengkapannya yang meliputi: a. Board FPGA tipe UP2 b. Catu daya+ kabel dan konektor tambahan c. Kabel downloader ByteBlaster II 43
3 PROSEDUR PERCOBAAN Untuk tahapan percobaan anda akan mendesain dan menguji(dalam simulasi) sebuah BCD counter yang dapat di cascade dan sebuah divide by N counter. PERCOBAAN 4A: Mendesain Dan Mensimulasikan BCD Counter Kita akan mendesain BCD counter 16 bit menggunakan 4 buah D flip flop. Dalam kasus ini, anda akan menggunakan primitive Altera DFFE yang memiliki 3 masukan pengendali utama. Yang pertama masukan Clock Enable(ENA) dimana DFF hanya dapat bergerak ke state selanjutnya ketika ENA=1. Jika ENA=0 DFF akan tetap pada statenya saat ini. Yang kedua masukan CLRN dimana ketika CLR= 0 DFF akan menghasilkan keluaran Q= 0. Yang ketiga adalah masukan PRN dimana ketika PRN= 0 DFF akan menghasilkan keluaran Q= 1. Dengan menggunakan 4 DFF, kita memiliki 16 state yang bisa digunakan. Untuk BCD counter ini kita hanya memakai 10 state untuk menampung keluaran 0 9, sedangkan sisanya tidak digunakan sehingga program kita harus dirancang untuk tidak akan pernah masuk kedalam state sisa tersebut. DFFE PRN D Q ENA CLRN inst1 Gambar 1 : DFF yang akan digunakan pada blok BCD counter Prinsip kerja rangkaian ini sederhana, pulsa yang melalui kaki CLK akan diteruskan ke masukan clock dari setiap DFF sehingga mereka akan bekerja secara bersamaan. Selama inpu CE= 1 dan sinyal clock pada DFF tersedia maka rangkaian BCD akan selalu bergerak ke state berikutnya. Jika state mencapai angka perhitungan 9 dan CE= 1, maka state akan berputar ke posisi 0 dengan sambil menghasilkan pulsa pada pin TC hanya pada saat itu. Jika CE= 0, maka rangkaian BCD counter kita akan tetap pada state sekarang hingga kembali CE= 1. Jika CLR= 1 maka rangkaian BCD counter akan kembali ke state 0/reset. Tabel 1 : Konfigurasi pin input/output yang digunakan pada blok BCD counter PROSEDUR PERCOBAAN: a. Membuat Project BCD Counter 44
4 1. Buatlah sebuah proyek Quartus baru dengan nama BCD_CNT. Import pin assignment standar yang kita gunakan. 2. Buatlah sebuah skematik diagram baru yang diberi nama BCD_CNTR. Anda akan mendesain rangkaian BCD counter dalam file ini dan menggunakannya untuk membuat sebuah blok rangkaian. 3. Tempatkanlah empat DFFE flip flop kedalam file skematik BCD_CNTR anda, tambahkan pin masukan/keluaran yang dinamakan seperti pada table 1 sebelumnya dan tambahkan gerbang logika yang diperlukan. Karena flip flop ini sudah mengimplementasikan clock enable, kita tidak perlu membuat lagi. Kita hanya butuh menghubungkan bersama sama semua masukan flip flop dengan pin input CE. b. Mensimulasikan Project BCD Counter 1. Pertama anda akan melakukan simulasi secara fungsional counter anda dan verifikasi apakah sudah benar, debug dan modifikasi seperlunya. Untuk melakukannya, set BCD_CNTR sebagai top level entity dengan mengklik tab Hierarchy, kemudian klik kanan pada Compilation Hierarchy, pilih Setting dan didalam General, set top level entity sebagai BCD_CNTR. 2. Compile project anda, kemudian buka Simulator Tool. Set menjadi Fungsional dan klik Generate Functional Simulation Netlist. Kemudian, pilih Open untuk membuka jendela waveform dan gunakan Node Finder[set filter menjadi Pins:(Unassigned)] untuk memilih seluruh pin input/output BCD_CNTR. Kemudian set CE menjadi 1 selama simulasi. Set CLK sebagai 10ns clock dan set CLR ke nilai 1 untuk 10ns pertama dan 0 untuk berikutnya. Save waveform anda dan lakukan simulasi. 3. Setelah anda yakin counter anda bekerja dengan baik, gunakan untuk membuat hierarchy block yang diberi nama BCD_CNTR. 4. Print skematik BCD counter anda untuk bahan laporan anda. 5. Download skematik CNTR_TEST dari halaman web praktikum. Anda akan menggunakan skematik ini untuk menguji blok counter anda dalam koneksi cascade. Tambahkan skematik tersebut ke project anda dan set sebagai top level entity. Compile dan buatlah waveform simulasi yang akan mentest counter dimana dia akan melakukan perhitungan 0 99 dan kembali lagi ke 0. Setelah disimulasikan, ubah skala waveform simulasi sehingga seluruh kemungkinan operasi bisa terlihat, print screen dan simpan untuk bahan laporan anda. 45
5 Gambar 2 : Skematik pada file CNTR_TEST PERCOBAAN 4B: Mendesain dan Mensimulasikan Divide by N Counter Disini anda akan mendesain counter divide by N dimana N = untuk board UP2, sedangkan untuk board DE1 gunakan salah satu nilai yaitu N = 24000, N = 27000, atau N = (Nilai ini akan berguna pada percobaan berikutnya untuk membuat delay 1ms didasarkan pada FPGA board dengan clock internal). Pada prinsipnya rangkaian ini akan menghitung banyaknya pulsa CLK yang masuk pada blok counter 16 bit, jika jumlah pulsa yang masuk =N maka counter akan mengeluarkan nilai HIGH selama 1 pulsa dan me reset blok counter sehingga N=0. PROSEDUR PERCOBAAN: a. Membuat Project DIVBY_N 1. Buatlah sebuah project baru dengan nama DIVBY_N. Import pin assignment standar untuk praktikum ini. Buatlah skematik baru bernama DIVBY_N. 2. Download file COUNT16.ZIP dari halaman web praktikum dan ekstrak 2 file didalamnya(count16.v dan COUNT16.BSF) ke direktori proyek. Ini adalah file yang berisi symbol dan desain untuk blok COUNT Tempatkan satu blok counter COUNT16 dengan klik kanan pada skematik, pilih Insert Symbol dan browse untuk mencari COUNT16.BSF. Ini adalah counter 16 bit dengan masukan reset asynchronous. 4. Tambahkan sebuah kaki masukan, dua buah keluaran, dan logic yang diperlukan untuk memaksa terjadinya reset sesuai dengan implementasi 46
6 counter modulus Sinyal reset ini juga akan digunakan sebagai keluaran dari counter anda. 5. Hubungkan masukan counter anda ke kaki masukan CLK0 dan hubungkan keluaran counter dengan HEX1[0] dan GPIO[16]. 6. Dibawah terdapat gambar referensi untuk Divide by 2000 counter, pelajari dan ubah rangkaian tersebut seperlunya untuk nilai N yang anda perlukan (N=25175). 7. Garis tebal yang terlihat pada gambar 4 adalah BUS. Untuk menggunakannya Pilihlah ikon Orthogonal Bus Tools yang ada di sebelah ikon Orthogonal Node Tools yang selama ini kita pakai. Dalam penggunaan BUS yang disatukan dengan NODE, kita perlu menspesifikasikan nama pin yang terdapat pada BUS(mis Q[15..0] BUS Q memiliki 16 kabel) dan NODE(mis Q15 Node tsb terhubung dengan kabel Q15 pada BUS Q) untuk menandai bahwa NODE tersebut terhubung pada elemen BUS yang mana. Untuk menspesifikasikannya klik kanan pada BUS/NODE yang akan diset, kemudian pilih properties. Pada kolom General anda dapat menuliskan nama NODE Gambar 4 : Contoh rangkaian Divide by N, N=
7 8. Simulasikan secara fungsional desain anda menggunakan clock 100MHz untuk mensimulasikan CLK masukan dan masukkan pada laporan anda hasil simulasi yang memperlihatkan satu siklus lengkap untuk keluaran output. Untuk mendapatkan pengukuran waktu yang akurat masukkan TimeBar kedua(klik kanan dan pilih Insert Time Bars ) dan tempatkan pada titik yang sesuai untuk memperlihatkan waktu yang diperlukan untuk satu siklus keluaran counter. 9. Catat hasil percobaan pada BCL anda. PERCOBAAN 4C: Mengaplikasikan Rangkaian BCD Counter Untuk pengujian ini kita akan menambahkan rangkaian bcd to 7 segment yang sudah kita buat pada modul 3 sehingga anda dapat melihat secara langsung performa dari rangkaian BCD counter yang anda buat. a. Setting Pengujian 1. Kopi file Bcd_7seg.bdf dari modul 3 kedalam folder project BCD Counter, pilih File Open dan buka file tersebut. Kemudian pilih File Create/Update Create Symbol Files for Current File. 2. Tambahkan 2 simbol bcd_7seg kedalam skematik CNTR_TEST.bdf. Ubah rangkaian pada file CNTR_TEST.bdf dan Buatlah rangkaian seperti pada gambar 5 di halaman belakang 3. Pada saat merancang bcd to 7 segment dan BCD counter kita menggunakan asumsi seluruh keluaran dan masukan adalah active HIGH, untuk itu berikan inverter seperlunya pada posisi masukan/keluaran yang tidak sesuai dengan asumsi kita sebelumnya. 4. Untuk input kita akan menggunakan push button untuk CLK dan DIP switch untuk yang lainnya,sedangkan output menggunakan 7 segment display. Cek penggunaan pin FPGA apakah sudah sesuai. Compile program anda. 5. Setelah selesai perlihatkan dahulu kepada asisten skematik dan pin assignment yang anda buat!!! 6. Download program anda kedalam board FPGA dan coba mainkan tombol atau switch yang digunakan pada program ini. Apakah angka angkanya cepat berubah?? Mengapa?? 7. Catat hasil percobaan pada BCL anda. 48
8 PERCOBAAN 4D: Mengaplikasikan Rangkaian Divide By N Counter a. Setting Pengujian 1. Bukalah project DIVBY_N yang sudah anda buat. 2. Pakailah kabel jumper pada pin GPIO[16] dan GND, kemudian hubungkan osiloskop dengan kabel jumper tersebut untuk melihat keluaran rangkaian. 3. Setelah selesai perlihatkan dahulu kepada asisten skematik dan pin assignment yang anda buat!!! 4. Download program anda kedalam board FPGA dan lihat keluaran osiloskop 5. Catat hasil percobaan pada BCL anda. Setelah percobaan selesai, simpan seluruh file modul 4 ini karena akan digunakan kembali pada modul 5. Jika belum selesai, maka selesaikan di rumah..mengakhiri PERCOBAAN 1. Sebelum keluar dari ruang praktikum, rapikan meja praktikum. Bereskan kabel dan matikan komputer, osiloskop, generator sinyal, dan power supply DC. Cabut daya dari jala jala ke kit FPGA dan letakkan kembali pada tempat semula. 2. Periksa lagi lembar penggunaan meja. Praktikan yang tidak menandatangani lembar penggunaan meja atau membereskan meja ketika praktikum berakhir akan mendapatkan potongan nilai sebesar minimal Pastikan asisten telah menandatangani catatan percobaan kali ini pada Buku Catatan Laboratorium anda. Catatan percobaan yang tidak ditandatangani oleh asisten tidak akan dinilai. 49
9 50
10 Tabel keadaan dan nilai masukan BCD counter 51
11 Karnaugh Map untuk masukan D flip flop 52
COUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 2 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian ASYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian ASYNCHRONOUS
Lebih terperinciCOUNTER ASYNCHRONOUS
COUNTER ASYNCHRONOUS A. Tujuan Kegiatan Praktikum 3 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : ) Merangkai rangkaian SYNCHRONOUS COUNTER 2) Mengetahui cara kerja rangkaian SYNCHRONOUS COUNTER
Lebih terperinciJobsheet Praktikum REGISTER
REGISTER A. Tujuan Kegiatan Praktikum - : Setelah mempraktekkan Topik ini, anda diharapkan dapat :. Mengetahui fungsi dan prinsip kerja register.. Menerapkan register SISO, PISO, SIPO dan PIPO dalam rangkaian
Lebih terperinciModul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL Muhammad Wildan Gifari (13211061) Ferry Hermawan (13211062) Asisten: Nirmala Twinta Tanggal Percobaan: 5/12/2012 EL2195-Sistem Digital Laboratorium
Lebih terperinciModul 7 : Rangkaian Sekuensial 3
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 7 : Rangkaian Sekuensial 3 7.1 Tujuan Mahasiswa mampu mengetahui cara kerja Counter. 7.2 Alat & Bahan 1. IC 7473, IC 7448, IC 74190, IC7400 2. Data Sheet
Lebih terperinciGambar 1.1 Logic diagram dan logic simbol IC 7476
A. Judul : FLIP-FLOP JK B. Tujuan Kegiatan Belajar 15 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Mengetahui cara kerja rangkaian Flip-Flop J-K. 2) Merangkai rangkaian Flip-Flop J-K.
Lebih terperinciPERCOBAAN 3 RANGKAIAN OP AMP
PERCOBAAN 3 RANGKAIAN OP AMP TUJUAN Mempelajari penggunaan operational amplifier Mempelajari rangkaian rangkaian standar operational amplifier PERSIAPAN Pelajari keseluruhan petunjuk praktikum untuk modul
Lebih terperinciTahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer
Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer Register dan Counter Mohamad Dani (MHM) E-mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di
Lebih terperinciPARAMETER GERBANG LOGIKA
PARAMETER GERBANG LOGIKA Praktikan: Muhammad Abdul Jabbaar (13508072) Asisten: M. Ashr Sayuti Waktu Percobaan: 2 September 2010 EL2195 Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro Sekolah
Lebih terperinciJobsheet Praktikum FLIP-FLOP J-K
1 FLIP-FLOP J-K A. Tujuan Kegiatan Praktikum 10 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Menjelaskan cara kerja rangkaian FLIP FLOP J-K 2) Merangkai rangkaian FLIP FLOP J-K B. Dasar
Lebih terperinciPERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i
PERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i A. PENDAHULUAN Filter FIR yang dirancang memiliki persamaan sebagai berikut. ( ) ( ) ( ) ( ) Gambar struktur (diagram blok) dari filter ini adalah
Lebih terperinciJobsheet Praktikum FLIP-FLOP S-R
1 FLIP-FLOP S-R A. Tujuan Kegiatan Praktikum 9 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Menjelaskan cara kerja rangkaian FLIP FLOP S-R. 2) Merangkai rangkaian FLIP FLOP S-R. B. Dasar
Lebih terperinciBAB 3. Perancangan Sistem
BAB 3 Perancangan Sistem 3.1 Rancangan Sistem Rancangan Sistem secara keseluruhan dapat dilihat pada Gambar 3.1 Gambar 3.1 Blok Diagram Sistem Berdasarkan Gambar 3.1 mengenai Blok Diagram Sistem terdapat
Lebih terperinciadalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian
Pertemuan ke 2 1 BAB I Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang aplikasi elemen flip-flop pada counter dan register serta clock mode, pulse mode, dan level mode. Manfaat Memberikan
Lebih terperinciLAB #4 RANGKAIAN LOGIKA SEKUENSIAL
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja 2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip- Flop PENDAHULUAN
Lebih terperinciBAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA
BAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA Pada bab ini akan dibahas tentang implementasi perangkat pengendali digital pada FPGA. Hasil desain menggunakan kode Verilog HDL dikompilasi menggunakan tool
Lebih terperinciLaboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November
PRAKTIKUM 1 COUNTER (ASINKRON) A. OBJEKTIF 1. Dapat merangkai rangkaian pencacah n bit dengan JK Flip-Flop 2. Dapat mendemonstrasikan operasi pencacah 3. Dapat mendemonstrasikan bagaimana modulus dapat
Lebih terperinciBab XI, State Diagram Hal: 226
Bab XI, State Diagram Hal: 226 BAB XI, STATE DIAGRAM State Diagram dan State Table Untuk menganalisa gerbang yang dihubungkan dengan flip-flop dikembangkan suatu diagram state dan tabel state. Ada beberapa
Lebih terperinciPERCOBAAN 6 COUNTER ASINKRON
PERCOBAAN 6 COUNTER ASINKRON 6.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat Rangkaian dasar 3-bit Membuat Timing Diagram Counter Membuat MOD-n Membuat Up-Down 6.2.
Lebih terperinciBAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN COUNTER 8.1 Register Register adalah kumpulan dari elemen-elemen memori yang bekerja bersama sebagai satu unit. Register yang paling sederhana tidak lebih dari sebuah penyimpan kata
Lebih terperinciGambar 4.2 Rangkaian keypad dan LED
JOBSHEET IV ANTARMUKA MIKROKONTROLER DENGAN KEYPAD TUJUAN Mengetahui dan memahami cara mengantarmukakan mikrokontroler dengan keypad. Mengetahui dan memahami bagaimana memrogram mikrokontroler untuk membaca
Lebih terperinciBAB VII DASAR FLIP-FLOP
89 BAB VII ASAR FLIP-FLOP 1. Pendahuluan Pada bagian sebelumnya telah dibahas tentang rangkaian kombinasional, yang merupakan rangkaian dengan keluaran yang dikendalikan oleh kondisi masukan yang ada.
Lebih terperinciJurnal Skripsi. Mesin Mini Voting Digital
Jurnal Skripsi Alat mesin mini voting digital ini adalah alat yang digunakan untuk melakukan pemilihan suara, dikarenakan dalam pelaksanaanya banyaknya terjadi kecurangan dalam perhitungan jumlah hasil
Lebih terperinciJobsheet Praktikum FLIP-FLOP D
1 FLIP-FLOP D A. Tujuan Kegiatan Praktikum 11 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Menjelaskan cara kerja rangkaian FLIP FLOP D 2) Merangkai rangkaian FLIP FLOP D B. Dasar Teori
Lebih terperinciGerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan
I. Tujuan UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI 1. Dapat membuat rangkaian kombinasi dan gerbang logika dasar 2. Memahami cara kerja dari gerbang logika dasar dan kombinasi 3. Dapat membuat table kebenaran
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : - FLIP FLOP - RS FF - JK FF - D FF - T FF 1 Salah satu rangkaian logika
Lebih terperinciTSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
Lebih terperinciMODUL VI PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA
MODUL VI PROYEK PERANCANGAN RANGKAIAN DIGITAL Primawan Dwi Nugroho (13211019) Dyah Rahmawati (13511012) Asisten: Nirmala Twinta Tanggal Percobaan: 04/12/2012 EL2195-Praktikum Sistem Digital Laboratorium
Lebih terperinciANALOG TO DIGITAL CONVERTER
PERCOBAAN 10 ANALOG TO DIGITAL CONVERTER 10.1. TUJUAN : Setelah melakukan percobaan ini mahasiswa diharapkan mampu Menjelaskan proses perubahan dari sistim analog ke digital Membuat rangkaian ADC dari
Lebih terperinci1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
Lebih terperinciJOBSHEET II ANTARMUKA MIKROKONTROLER DENGAN TOGGLE SWITCH
JOBSHEET II ANTARMUKA MIKROKONTROLER DENGAN TOGGLE SWITCH 1 TUJUAN Mengetahui dan memahami cara mengantarmukakan mikrokontroler dengan rangkaian input saklar toggle. Mengetahui dan memahami bagaimana memrogram
Lebih terperinciLAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER
LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER TUJUAN 1. Untuk mempelajari dan mendesain berbagai counter menggunakan gerbang dan Flip-Flop. 2. Untuk menyimulasikan berbagai counter dan
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : FLIP-FLOP RS FF JK FF D FF T FF FLIP-FLOP Salah satu rangkaian logika
Lebih terperinciPERCOBAAN 4 FLIP-FLOP 2
PERCOBAAN 4 FLIP-FLOP 2 4.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Menggunakan input-input Asinkron pada JK-FF Membuat D-FF dan T-FF dari JK-FF dan SR-FF Mendisain beberapa
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Reno Rasyad (13511045) Yonas Dwiananta (18011015) Asisten: Rizka Widyarini Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik
Lebih terperinciBAB IV ANALISA DAN PENGUJIAN ALAT
37 BAB IV ANALISA DAN PENGUJIAN ALAT 4.1 Tujuan Pengukuran dan Pengujian Pengukuran dan pengujian alat bertujuan agar dapat diketahui sifat dan karakteristik tiap blok rangkaian dan fungsi serta cara kerja
Lebih terperinciGambar 5.1 Modul LCD M1632. LCD ini memiliki 16 kaki, sebagaimana ditunjukkan dalam Tabel 6.1.
JOBSHEET V ANTARMUKA MIKROKONTROLER DENGAN PENAMPIL LCD (Liquid Crystal Display) 1 TUJUAN Mengetahui dan memahami cara mengantarmukakan mikrokontroler dengan modul penampil LCD. Mengetahui dan memahami
Lebih terperinciBAB IV METODE KERJA PRAKTEK
BAB IV METODE KERJA PRAKTEK sebagai berikut : Metode yang digunakan dalam pengerjaan kerja praktek ini adalah 1. Wawancara, yaitu bertanya secara langsung kepada asisten laboratorium mikrokontroler untuk
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Lebih terperinciPROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS. Mochammad Fadhli Zakiy, Rizki Satya Utami
PROYEK PERANCANGAN RANGKAIAN DIGITAL : THUNDERBURD TAIL LIGHTS Mochammad Fadhli Zakiy, Rizki Satya Utami Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika ITB Abstrak Praktikum kali
Lebih terperinciBAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA
BAB II SIMULATOR XILINX PADA RANGKAIAN DIGITAL SEDERHANA OBYEKTIF : - Memahami perangkat lunak Xilinx - Mampu menggambarkan gerbang digital dasar pada schematic editor - Mampu mensimulasikan gerbang dasar
Lebih terperinciMODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R
MODUL IV FLIP-FLOP I. Tujuan instruksional khusus. Membangun dan mengamati operasi dari R FF NAND gate dan R FF NOR gate. 2. Membangun dan mengamati operasi logika dari R FF Clocked. 3. Mengamati cara
Lebih terperinciBAB III PERANCANGAN ALAT
BAB III PERANCANGAN ALAT 3.1 Definisi Perancangan Perancangan adalah proses menuangkan ide dan gagasan berdasarkan teoriteori dasar yang mendukung. Proses perancangan dapat dilakukan dengan cara pemilihan
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA
No. LST/EKO/DEL 214/04 Revisi : 03 Tgl : 1 Maret 2012 Hal 1 dari 6 A. Kompetensi Memahami cara kerja rangkaian Flip-Flop D, baik yang berjenis Level Sensitive Clocked D Flip-Flop maupun Edge-Triggered
Lebih terperinciMODUL DASAR TEKNIK DIGITAL
MODUL DASAR TEKNIK DIGITAL ELECTRA ELECTRONIC TRAINER alexandernugroho@gmail.com HP: 08112741205 2/23/2015 BAB I GERBANG DASAR 1. 1 TUJUAN PEMBELAJARAN Peserta diklat / siswa dapat : Memahami konsep dasar
Lebih terperinciBAB I PENDAHULUAN. Gambar 1.1 : Xilinx Foundation Series
BAB I PENDAHULUAN OBYEKTIF : - Memahami perangkat lunak Xilinx secara umum - Memahami komponen-komponen simulator Xilinx 1.1 Perangkat Lunak Xilinx Xilink ( Xilink Foundation Series) adalah suatu perangkat
Lebih terperinciPERCOBAAN 3 FLIP FLOP 1
PERCOBAAN 3 FLIP FLOP 3.. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Melakukan analisa rangkaian sekuensial dengan SR Flip-flop Mendisain rangkaian sekuensial dengan SR flip-flop
Lebih terperinciBAB 4 IMPLEMENTASI DAN EVALUASI. selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata
BAB 4 IMPLEMENTASI DAN EVALUASI Pelaksanaan dari perancangan yang sudah dibuat dan dijelaskan pada Bab 3 selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata (secara hardware).
Lebih terperinciLAB PTE - 05 (PTEL626) JOBSHEET 8 (ADC-ANALOG TO DIGITAL CONVERTER)
LAB PTE - 05 (PTEL626) JOBSHEET 8 (ADC-ANALOG TO DIGITAL CONVERTER) A. TUJUAN 1. Mahasiswa dapat mengetahui prinsip kerja dan karakteristik rangkaian ADC 8 Bit. 2. Mahasiswa dapat merancang rangkaian ADC
Lebih terperinciTabel 3.1 Kode heksadesimal untuk angka 0-9
JOBSHEET III ANTARMUKA MIKROKONTROLER DENGAN SEVEN SEGMEN 1 TUJUAN Mengetahui dan memahami cara mengantarmukakan mikrokontroler dengan rangkaian seven Mengetahui dan memahami bagaimana memrogram mikrokontroler
Lebih terperinciIII. METODE PENELITIAN
III. METODE PENELITIAN A. Waktu dan Tempat Penelitian Penelitian ini dilakukan di Laboratorium Teknik Kendali Jurusan Teknik Elektro Fakultas Teknik Universitas Lampung yang dilaksanakan mulai dari bulan
Lebih terperinciJOBSHEET I ANTARMUKA MIKROKONTROLER DENGAN LED
JOBSHEET I ANTARMUKA MIKROKONTROLER DENGAN LED 1 TUJUAN LED Menjelaskan rangkaian antarmuka mikrokontroler dengan LED. Mempraktekkan pemrograman mikrokontroler untuk menyalakan LED. Sebuah LED (Light Emitting
Lebih terperinciMEMORI. (aktif LOW). Kaki 9 A0 D A1 D A2 D A3 D A4 D A5 D A6 D A7 D7 23 A8 22 A9 19 A10 21 W 20 G 18 E 6116
MEMORI A. Tujuan Kegiatan Praktikum : Setelah mempraktekkan Topik ini, anda diharapkan dapat :. Mengetahui prinsip kerja penulisan dan pembacaan data dalam memori.. Mengetahui dan memahami pengalamatan
Lebih terperinciINSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 14 (DAC 0808)
INSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 14 (DAC 0808) I. TUJUAN 1. Mahasiswa dapat memahami karakteristik pengkondisi sinyal DAC 0808 2. Mahasiswa dapat merancang rangkaian pengkondisi sinyal DAC 0808
Lebih terperinciDAFTAR ISI HALAMAN PENGESAHAN... ABSTRAKSI... KATA PENGANTAR... DAFTAR ISI... DAFTAR TABEL... DAFTAR GAMBAR... DAFTAR LAMPIRAN...
DAFTAR ISI HALAMAN PENGESAHAN... ABSTRAKSI... KATA PENGANTAR... DAFTAR ISI... DAFTAR TABEL... DAFTAR GAMBAR... Halaman DAFTAR LAMPIRAN... xviii DAFTAR ISTILAH DAN SINGKATAN... BAB I PENDAHULUAN 1.1 Latar
Lebih terperinciTSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Lebih terperinciBAB IV HASIL DAN UJI COBA
BAB IV HASIL DAN UJI COBA IV.1. Software Instalasi merupakan hal yang sangat penting karena merupakan proses penginputan data dari komputer ke dalam mikrokontroler. Sebelum melakukan instalasi, hubungkan
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
DCH1B3 Konfigurasi Perangkat Keras Komputer Register, Counter dan Memori 1 11/9/2016 1 Inti pembelajaran Memahami pengertian Register, Counter dan Memori. Mampu menjelaskan cara kerja Register, Counter
Lebih terperinciMODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
Lebih terperinciMembuat Project dengan CodeVisionAVR.
Membuat Project dengan CodeVisionAVR. Pada penjelasan berikutnya, sebagai contoh digunakan modul AVR yang mempunyai hubungan sebagai berikut: PortA terhubung dengan 8 buah LED dengan operasi aktif high
Lebih terperinciModul 6 : Rangkaian Sekuensial 2
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 6 : Rangkaian Sekuensial 2 6.1 Tujuan Mahasiswa mampu mengetahui cara kerja Shift Register. 6.2 Alat & Bahan 1. IC 74164 (serial in paralel out) 2. IC
Lebih terperinciBAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?
BAB I PENDAHULUAN 1.1 Latar Belakang Sebelum melakukan percobaan, ada baiknya kita mempelajari serta memahami setiap percobaan yang akan kita lakukan. Tanpa disadari dalam membuat suatu makalah kita pasti
Lebih terperinciBAB III PERANCANGAN DAN PEMBUATAN ALAT
BAB III PERANCANGAN DAN PEMBUATAN ALAT 3.1 Uraian Umum Dalam perancangan alat akses pintu keluar masuk menggunakan pin berbasis mikrokontroler AT89S52 ini, penulis mempunyai pemikiran untuk membantu mengatasi
Lebih terperinciTutorial Singkat Menggunakan Altium Design Winter/ Protel Dxp. Oleh : Ardya Dipta N 13206180 ardviri2002@yahoo.com / ardyadipta@gmail.
Oleh : Ardya Dipta N 13206180 ardviri2002@yahoo.com / ardyadipta@gmail.com Altium Design Winter adalah program yang digunakan untuk mendesain PCB. Pada altium 2009 ini, fitur yang diberikan Altium sudah
Lebih terperinci1 Tujuan dan Sasaran. 2 Alat dan Bahan. 3 Dasar Teori. Praktikum Sistem Digital Lanjut Percobaan 3: Dekoder 3-ke-8 dan Demultiplekser 1-ke-8
Praktikum Sistem Digital Lanjut Percobaan 3: Dekoder 3-ke-8 dan Demultiplekser 1-ke-8 1 Tujuan dan Sasaran Kegiatan praktikum ini bertujuan untuk mengimplementasikan blok rangkaian kombinasional di board
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Satria Indrawan Putra (18011034) Albhikautsar Dharma Kesuma (13511058) Asisten: Luqman Muh. Zagi (13208032) Tanggal Percobaan: 06/12/12 EL2195-Praktikum Sistem
Lebih terperinciLAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL
LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL LABORATORIUM ARSITEKTUR DAN JARINGAN KOMPUTER JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INFORMASI INSTITUT TEKNOLOGI SEPULUH
Lebih terperinciJobsheet Praktikum DECODER
1 DECODER A. Tujuan Kegiatan Praktikum 6 : Setelah mempraktekkan Topik ini, mahasiswa diharapkan dapat : 1) Merangkai rangkaian DECODER. 2) Mengetahui karakteristik rangkaian DECODER. B. Dasar Teori Kegiatan
Lebih terperinciTKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Lebih terperinciLAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06
LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EKA/0 ARIF NUR MAJID EKA/0 AULIADI SIGIT H EKA/0 POLITEKNIK NEGERI SEMARANG 009 PERCOBAAN JUDUL : MONOSTABLE MULTIVIBRATOR(ONE SHOT) TUJUAN :. Mahasiswa
Lebih terperinciBAB 5 VERIFIKASI DAN IMPLEMENTASI FPGA
BAB 5 VERIFIKASI DAN IMPLEMENTASI FPGA Bab ini membahas tentang proses verifikasi dan implementasi desain ke FPGA board. Proses verifikasi meliputi simulasi fungsional, simulasi gate-level, dan verifikasi
Lebih terperinciBAB II PENDEKATAN PEMECAHAN MASALAH. Tombol kuis dengan Pengatur dan Penampil Nilai diharapkan memiliki fiturfitur
6 BAB II PENDEKATAN PEMECAHAN MASALAH A. Tombol Kuis dengan Pengatur dan Penampil Nilai Tombol kuis dengan Pengatur dan Penampil Nilai diharapkan memiliki fiturfitur sebagai berikut: 1. tombol pengolah
Lebih terperinciPERCOBAAN I PENGENALAN CODEVISION AVR
PERCOBAAN I PENGENALAN CODEVISION AVR TUJUAN Memahami cara membuat file project dengan aplikasi CodeVision AVR Memahami cara menggunakan CodeWizzard Memahami cara menampilkan data ke port output Memahami
Lebih terperinciRANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum
RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG 2013 FLIP FLOP D BESERTA CONTOH
Lebih terperinciMODUL PELATIHAN MIKROKONTROLLER UNTUK PEMULA DI SMK N I BANTUL OLEH: TIM PENGABDIAN MASYARAKAT JURUSAN TEKNIK ELEKTRO
MODUL PELATIHAN MIKROKONTROLLER UNTUK PEMULA DI SMK N I BANTUL OLEH: TIM PENGABDIAN MASYARAKAT JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS MUHAMMADIYAH YOGYAKARTA 2016 MIKROKONTROLER UNTUK PEMULA
Lebih terperinci=== PERANCANGAN RANGKAIAN SEKUENSIAL ===
=== PERANCANGAN RANGKAIAN SEKUENSIAL === Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu. Variabel Masukan Keadaan
Lebih terperinciBAB III ANALISIS DAN PERANCANGAN SISTEM
BAB III ANALISIS DAN PERANCANGAN SISTEM 3.1 Perancangan Sistem Perancangan Simulasi pengendali pintu gerbang Melalui media Bluetooth pada Ponsel bertujuan untuk membuat sebuah prototype yang membuka, menutup
Lebih terperinciSISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Lebih terperinciPercobaan IV PENGENALAN VHDL
IV- Percobaan IV PENGENALAN VHDL IV. Tujuan. Mempelajari elemen-elemen dasar VHDL yang diimplementasikan dalam Warp. 2. Membuat aplikasi sederhana menggunakan VHDL. 3. Mensimulasikan aplikasi tersebut.
Lebih terperincidan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
Lebih terperinciModul 3 : Rangkaian Kombinasional 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 3 : Rangkaian Kombinasional 1 3.1 Tujuan Mahasiswa mampu mengetahui cara kerja decoder dengan IC, dan membuat rangkaiannya. 3.2 Alat & Bahan 1. IC Gerbang
Lebih terperinci8. TRANSFER DATA. I. Tujuan
8. TRANSFER DATA I. Tujuan 1. Membuat rangkaian transfer data seri dan transfer data secara paralel dengan menggunakan IC yang berisi JK-FF dan D-FF. 2. Mengamati operasi transfer data seri dan dan transfer
Lebih terperinciMODUL PRAKTIKUM ELEKTRONIKA DIGITAL
LABORATORIUM ELEKTRONIKA KENDALI TEKNIK ELEKTRO MODUL PRAKTIKUM ELEKTRONIKA DIGITAL BUSTANUL ARIFIN, ST, MT FAKULTAS TEKNOLOGI INDUSTRI UNIVERSITAS ISLAM SULTAN AGUNG Jl. Raya Kaligawe km.4 (024) 6583584
Lebih terperinciBAB 3 PERANCANGAN SISTEM
BAB 3 PERANCANGAN SISTEM Pada bab ini akan dijelaskan secara umum perancangan sistem pengingat pada kartu antrian dengan memanfaatkan gelombang radio, yang terdiri dari beberapa bagian yaitu blok diagram
Lebih terperinciBAB III PERANCANGAN DAN PEMODELAN
BAB III PERANCANGAN DAN PEMODELAN Pada bab ini akan membahas mengenai perancangan dan pemodelan serta realisasi dari perangkat keras dan perangkat lunak untuk alat pengukur kecepatan dengan sensor infra
Lebih terperinciI. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 3 Stopwatch
MODUL 3 Stopwatch I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mengembangkan sebuah sistem pada IC FPGA Spartan-II buatan menggunakan software ISE WebPack. Sistim yang dibuat adalah sebuah
Lebih terperinciTutorial NIOS II dengan Quartus II 9.0
Tutorial NIOS II dengan Quartus II 9.0 1. Buka Start Program Altera Quartus II 9.0 2. Klik File New Project Wizard, tentukan lokasi folder tempat kita menyimpan project kemudian beri nama project tersebut
Lebih terperinci3.2. Tempat Penelitian Penelitian dan pengujian alat dilakukan di lokasi permainan game PT. EMI (Elektronik Megaindo) Plaza Medan Fair.
BAB III METODOLOGI PENELITIAN 3.1. Metode Penelitian Dalam penulisan tugas akhir ini metode yang digunakan dalam penelitian adalah : 1. Metode Perancangan Metode yang digunakan untuk membuat rancangan
Lebih terperinciBAB IV HASIL DAN UJI COBA
BAB IV HASIL DAN UJI COBA Pembahasan dalam Bab ini meliputi pengujian dari setiap bagian kemudian dilakukan pengujian secara keseluruhan. Ada beberapa tahapan pengujian untuk yang harus dilakukan untuk
Lebih terperinciIII. METODE PENELITIAN
III. METODE PENELITIAN A. Waktu dan Tempat Penelitian Penelitian ini dilakukan di Laboratorium Teknik Kendali Jurusan Teknik Elektro Fakultas Teknik Universitas Lampung yang dilaksanakan mulai dari bulan
Lebih terperinciGambar 1.1. Rangkaian Sekuensial
Pertemuan ke BAB I Rangkaian Sekuensial () Deskripsi Pada bab ini akan dibahas tentang karakteristik rangkaian sekuensial dan, tabel karakteristik, dan tabel eksitasinya. Manfaat Memberikan kompetensi
Lebih terperinciSistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
Lebih terperinciRegister & Counter -7-
Sistem Digital Register & Counter -7- Missa Lamsani Hal 1 Register dan Pencacah Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu unit. Pencacah (counter) adalah merupakan
Lebih terperinci=== PENCACAH dan REGISTER ===
=== PENCACAH dan REGISTER === Pencacah Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori
Lebih terperinci7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.
PERCOBAAN DIGITAL 7 PENCACAH (COUNTER) 7.. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF. 7.2. TEORI DASAR Pencacah
Lebih terperinciPRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999
PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI Th Akd. 1998/1999 Nama Praktikan :... Nomor Induk :... Kelas : Jadual Percobaan 1 : - - 98. Hari :
Lebih terperinciELKAHFI 200 TELEMETRY SYSTEM
ELKAHFI 200 TELEMETRY SYSTEM User Manual Edisi September 2006 ELKAHFI Design & Embedded System Solution Daftar Isi Pengenalan Elkahfi Telemetry System Pendahuluan 1 Kelengkapan Telemetry System 2 Spesifikasi
Lebih terperinciJobsheet Praktikum ENCODER
1 ENCODER A. Tujuan Kegiatan Praktikum 5 : Setelah mempraktekkan Topik ini, mahasiswa diharapkan dapat : 1) Merangkai rangkaian ENCODER. 2) Mengetahui karakteristik rangkaian ENCODER. B. Dasar Teori Kegiatan
Lebih terperinci