KEMENTRIAN PENDIDIKAN DAN KEBUDAYAAN UNIVERSITAS BRAWIJAYA FAKULTAS TEKNIK JURUSAN TEKNIK ELEKTRO

Transkripsi

1 KEMENTRIAN PENDIDIKAN DAN KEBUDAYAAN UNIVERSITAS BRAWIJAYA FAKULTAS TEKNIK JURUSAN TEKNIK ELEKTRO Jalan MT Haryono 167 Telp & Fax Malang KODE PJ-01 PENGESAHAN PUBLIKASI HASIL PENELITIAN SKRIPSI JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS BRAWIJAYA NAMA : ERNY ANUGRAHANY NIM : PROGRAM STUDI : TEKNIK ELEKTRONIKA JUDUL SKRIPSI : PERANCANGAN 8 BIT MULTIPLEKSER DAN DEMULTIPLEKSER DALAM SATU IC DENGAN TEKNOLOGI HIGH SPEED CMOS TELAH DI-REVIEW DAN DISETUJUI ISINYA OLEH: Pembimbing 1 Pembimbing Ir. M. Julius, St.,MS NIP Dr.-Ing Onny Setyawati, ST.,MT.,MSc NIP

2 PERANCANGAN 8 BIT MULTIPLEKSER DAN DEMULTIPLEKSER DALAM SATU IC DENGAN TEKNOLOGI HIGH SPEED CMOS PUBLIKASI JURNAL SKRIPSI Diajukan untuk memenuhi persyaratan memperoleh gelar Sarjana Teknik Disusun oleh: ERNY ANUGRAHANY NIM KEMENTERIAN PENDIDIKAN NASIONAL UNIVERSITAS BRAWIJAYA FAKULTAS TEKNIK MALANG 014

3 Perancangan 8 Bit Multiplekser dan Demultiplekser dalam Satu IC dengan Teknologi High Speed CMOS Erny Anugrahany, M. Julius, Onny Setyawati Teknik Elektro Universitas Brawijaya Jalan M.T Haryono No.167 Malang Indonesia erny.anugrahany@gmail.com Abstract - The purpose of this research was to analyse and design 8bit Multiplexer and Demultiplexer in a single IC using High Speed CMOS technology. This circuit simulated by B Spice in C L =5pF, K N =45µA/V and K P =18µA/V. The VTC simulation resulted V IH =.805V; V IL =.695V; V OH =5V; V OL =0V; N MH =.195V and N ML =.695V. Propagation delay on multiplexer active condition had t PLH =3.16ns, t PHL =1ns, and t PD =.08ns. Then on demultiplexer active condition t PLH =3.ns, t PHL =1ns, and t PD =.1ns. Power Dissipation was 0.15mW. Keywords B Spice, Power Dissipation, Propagation Delay, Multiplexer-Demultiplexer, HCMOS. Abstrak Perancangan ini bertujuan untuk menganalisis dan merancang 8 Bit Multiplekser dan Demultiplekser dalam satu IC dengan menggunakan High Speed CMOS. Proses pengujian rangkaian ini dilakukan menggunakan program B Spice dengan nilai C L =5pF, K N =45µA/V dan K P =18µA/V. Spesifikasi hasil simulasi VTC adalah V IH =.805V; V IL =.695V; V OH =5V; V OL =0V; N MH =.195V dan N ML =.695V. Hasil simulasi propagation delay pada kondisi aktif multiplekser adalah t PLH =3.16ns, t PHL =1ns, dan t PD =.08ns. Sedangkan simulasi dengan kondisi aktif demultiplekser menghasilkan nilai t PLH =3.ns, t PHL =1ns, dan t PD =.1ns. Disipasi daya sebesar 0.15mW. Kata Kunci B Spice, Disipasi Daya, Propagation Delay, Multiplekser-Demultiplekser, HCMOS. Darmawansyah [] pada 008 yang mendesain IC Decoder peraga matrix 7x5. Pada penelitian yang dilakukan sebelumnya telah dirancang rangkaian multiplekser dan demultiplekser 4 bit dalam satu modul dengan menggunakan teknologi HCMOS dan diperoleh propagation delay yang rendah dalam orde ns [4]. Penelitian yang dilakukan kali ini adalah perancangan rangkaian multiplekser dan demultiplekser dengan teknologi HCMOS serta menggunakan data sebanyak 8 bit, karena dalam dunia telekomunikasi rangkaian ini digunakan sebagai alternatif untuk penghemat biaya penggunaan saluran komunikasi serta dijadikan sebagai suatu cara untuk mengatasi keterbatasan saluran komunikasi. Dalam perancangan diinginkan suatu hasil yang ideal dalam beberapa aspek seperti VTC ( Voltage Transfer Characteristic), propagation delay yang cepat, dan disipasi daya yang rendah. II. METODE PENELITIAN Metode yang digunakan dalam penelitian ini dijelaskan dalam diagram alir yang ditunjukkan dalam Gambar 1. I. PENDAHULUAN Multiplekser atau selektor data adalah suatu rangkaian logika yang menerima beberapa input data dan untuk suatu saat tertentu hanya mengijinkan satu dari data input tersebut untuk diteruskan pada put. Jalur yang akan ditempuh dari input data yang diinginkan ke put dikontrol oleh pemilih input selector dan sebaliknya untuk prinsip kerja demultiplekser [1]. Teknologi HCMOS adalah teknologi CMOS yang didesain secara khusus sehingga memiliki propagation delay yang sama atau lebih baik dari TTL terutama untuk menggerakkan beban kapasitansi yang besar. Teknologi CMOS juga memiliki kelebihan lain dalam konsumsi disipasi daya yang rendah dan noise margin yang baik daripada teknologi TTL []. Penelitian yang berkaitan dengan integrated circuit design telah dilakukan oleh beberapa orang diantaranya adalah Daniel Kehrer [3] pada 003 yang mendesain :1 Multiplexer dan 1: Demultiplexer dengan teknologi standard CMOS 10nm, Tibyani dan Agung Gambar 1. Diagram Alir Perancangan 8 Bit Multiplekser dan Demultiplekser dalam Satu IC 1

4 A. Desain Rangkaian Rangkaian 8 bit multiplekser dan demultiplekser terdiri dari rangkaian 8 to 1 Multiplexer dan 1 to 8 Demultiplexer yang dibuat dalam satu rangkaian sehingga dibutuhkan suatu Enable yang berfungsi untuk menentukan rangkaian tersebut berfungsi sebagai multiplekser atau demultiplekser. Sesuai dengan syarat perancangan multiplekser dan demultiplekser yaitu m n dimana m adalah masukan atau keluaran dan n adalah sinyal kontrol, maka untuk merancang sebuah rangkaian 8 bit multiplekser dan demultiplekser dibutuhkan sebanyak 3 buah sinyal kontrol. Daftar kebenaran untuk rangkaian 8 bit Mux-Demux ditunjukkan dalam Tabel 1. Tabel 1. Daftar Kebenaran Rangkaian 8 bit Mux-Demux Sinyal Multiplekser 8:1 Kontrol E S S S I I I I I I I I Y Sinyal Demultiplekser 1:8 Kontrol E S S S I Y Y Y Y Y Y Y Y 0 1 n Setelah mengetahui hubungan antara masukan dan keluaran, sinyal kontrol serta enable seperti ditunjukkan dalam Tabel 1 maka diperoleh fungsi persamaan keluaran (Y, Y0, Y1, Y, Y3, Y4, Y5, Y6, Y7) sebagai berikut: Y=EI 0 S 0 S 1 S + EI 1 S 0 S 1 S + EI S 0 S 1 S +EI 3 S 0 S 1 S + EI 4 S 0 S 1 S + EI 5 S 0 S 1 S + EI 6 S 0 S 1 S + EI 7 S 0 S 1 S Y0 = EInS 0 S 1 S Y1 = EInS 0 S 1 S Y = EInS 0 S 1 S Y3 = EInS 0 S 1 S Y4 = EInS 0 S 1 S Y5 = EInS 0 S 1 S Y6 = EInS 0 S 1 S Y7 = EInS 0 S 1 S Dari fungsi persamaan keluaran (Y, Y0, Y1, Y, Y3, Y4, Y5, Y6, Y7), diperoleh rangkaian logika penyusun IC 8Bit Mux-Demux seperti ditunjukkan dalam Gambar. Gambar. Rangkaian Logika 8Bit Mux-Demux dengan Kaskada B. Perancangan Transistor PMOS dan NMOS Perancangan transistor untuk rangkaian 8 bit Mux-Demux dilakukan pada masing-masing gerbang penyusun IC. Rangkaian 8 bit Mux-Demux terdiri dari 5 gerbang inverter, 9 gerbang NAND input, 16 gerbang NAND 4 input, 1 gerbang NAND 8 input dan 18 inverter kaskada yang mana masing-masing gerbang saling berhubungan seperti ditunjukkan dalam Gambar. Tiap gerbang tersusun atas rangkaian transistor PMOS dan NMOS serta dibuat dengan menggunakan program B Spice seperti ditunjukkan dalam Gambar 3 sampai Gambar 6. Keseluruhan transistor yang digunakan dalam rangkaian 8 bit Mux-Demux adalah 6 buah. Gambar 3. (a) Rangkaian Logika Inverter (b) Rangkaian Transistor Inverter (Software B Spice)

5 Gambar 4. (a) Rangkaian Logika NAND Input (b) Rangkaian Transistor NAND Input (Software B Spice) Gambar 5. (a) Rangkaian Logika NAND 4 Input (b) Rangkaian Transistor NAND 4 Input (Software B Spice) Tabel. Parameter Desain Transistor CMOS Simbol NMOS PMOS Keterangan Ɛ ox.3 x 10-3 F/cm Konstanta dielektrik polisilikon µ e /µ n Mobilitas rata-rata cm /V.s elektron dalam saluran antara drain dan source µ h /µ p - 30 Mobilitas rata-rata cm /V.s hole dalam saluran antara drain dan source V T 1V -1V Tegangan ambang pada PMOS dan NMOS γ 0.4V 0.5 Gamma, Bulk threshold parameter Φ F 0.3V Phi, surface potential at strong inversion t ox 15nm Ketebalan oksida gerbang (Gate) V DD 5V Tegangan catu K n 300µA/V - Parameter transkonduktansi transitor NMOS K p - 10µA/V Parameter transkonduktansi transistor PMOS ( Sumber: Owner s manual Microwind) Parameter nilai dari Tabel digunakan untuk Persamaan 1 dan guna mendapatkan nilai W dan L [6]. k R = (1) = () Nilai W dan L gerbang-gerbang dasar adalah sebagai berikut: W P = 15λ = 0.9µm dan L P = λ = 0.1µm W N = 6λ = 0.36 µm dan L N = λ = 0.1 µm Nilai W dan L untuk kaskada, yaitu: 1. Kaskada Pertama W P = W N = 3W N1 = 1.08 µm dan L P = L N = 0.1 µm. Kaskada Kedua W P = W N = 9W N1 = 3.4 µm dan L P = L N = 0.1 µm. D. Analisis VTC dan Noise Margin Gambar 6. (a) Rangkaian Logika NAND 8 Input (b) Rangkaian Transistor NAND 8 Input (Software B Spice) C. Desain Nilai W/L Dalam merancang IC HCMOS terdapat beberapa parameter proses yang telah diketahui nilai dan satuannya yang mana parameter ini digunakan untuk lebih mendekati karakter device dan mempermudah proses analisis. Beberapa parameter dasar tersebut ditunjukkan dalam Tabel yang merupakan parameter owner s manual dan rule file dalam perangkat lunak Microwind dengan teknologi 0.1µm CMOS proses (λ = 0.06µm). Untuk mendapatkan nilai V IL, V OH, V IH dan V OL digunakan persamaan 3 sampai 8 [6]. 1. Analisis V IL dan V OH Nilai V IL adalah nilai tegangan masukan maksimum yang dapat dinyatakan sebagai logika 0. Untuk menentukan besarnya V IL dapat menggunakan Persamaan 3, yaitu: V (3) VT, p VDD k RVT, n VIL 1 k R Dalam perancangan, nilai k R 1 dengan nilai V T.n = 1 V dan V T,p = -1V maka diperoleh fungsi V IL sebagai fungsi V OUT adalah: V IL = V OUT 1 5 (1)(1) = V OUT 5 11 V IL = V OUT,5 atau V OUT = V IL +,5 (4) 3

6 Substitusi Persamaan (4) ke dalam Persamaan (5): k k n p V in VT, n. V in VDD VT, p V VDD V VDD (5) Dengan k n = k p, V in = V IL dan V = V IL +.5 maka (V IL 1) = [(V IL - 5+1)(V IL +.5-5) - (V IL +.5-5) ] V IL V IL +1 = (V IL 4)(V IL.5) (V IL.5) ] V IL V IL +1= V IL 8V IL V IL = 1.75 V IL =.15V Dari Persamaan (4), maka tegangan keluaran ketika masukan V IL adalah: V OUT = V IL +.5=.15V +.5V = 4.65V Jadi tegangan keluaran minimum yang dapat dinyatakan sebagai logika 1 (V OH ) adalah 4.65V. Analisis V IH dan V OL V IH merupakan nilai tegangan masukan minimum yang dapat dinyatakan sebagai logika 1. Untuk menentukan besarnya V IH menggunakan Persamaan (6), yaitu: VDD VT, p kr( V VT, n) VIH (6) 1 k R Sesuai dengan perancangan, maka nilai k R 1, V T,n = 1V dan V T,p = -1V sehingga diperoleh fungsi V IL sebagai fungsi V OUT adalah V IH = 5 11V OUT 1 = 5 VOUT 11 V IH =.5 + V OUT atau V OUT = V IH.5 (7) Substitusi Persamaan (7) ke dalam Persamaan (8 ) yaitu: k k n p. V in VT, n V V V in VDD VT, p (8) Dengan nilai Kn = Kp, Vin = V IH, dan V OUT = V IH.5 maka 1 1. V 1,5,5 5 1 IH VIH VIH VIH [ (V IH 3.5V IH +.5) (V IH.5) ] = (V IH 4) 6V IH = 17.5 V IH =.875V Dari Persamaan (7) maka V OUT = V IH.5 = = 0.375V Jadi tegangan keluaran maksimum yang dapat dinyatakan sebagai logika 0 adalah 0.375V E. Analisis Propagation Delay dan Disipasi Daya Untuk mengetahui besarnya propagation delay dari rangkaian maka dilakukan perhitungan t PLH, t PHL, t r, t f, dan t PD dengan menggunakan Persamaan 9 sampai 1 [7]. 0,8C tplh 1 W. pcox. VDD (9) L P 0,8C t (10) PHL 1 W. N C ox. V DD L N t r =t TLH = x t PLH (11) t f= t THL = x t PHL (1) Setelah mengetahui besarnya propagation delay, analisis dilanjutkan dengan perhitungan disipasi daya menggunakan Persamaan (13) dan (14) [6]. P D = C L V DD f (13) P DP = t PD.P D (14) 4 III. HASIL DAN PEMBAHASAN A. Propagation Delay Semakin kecil nilai propagation delay maka kecepatan proses suatu IC juga semakin baik. Untuk mendapatkan keluaran yang simetris maka digunakan Persamaan (9), ( 10), ( 11) dan ( 1). Dikehendaki nilai propagation delay sebesar 1ns, maka IC dirancang dengan menggunakan nilai K N =45µA/V dan K P =18µA/V dengan nilai C L = 5pF maka diperoleh t PLH = 1ns, t PHL =1ns, t r =4ns, t f =4ns dan t PD =1ns. Proses simulasi juga dilakukan dengan beberapa variasi kapasitor. Hasil simulasi dan perhitungan dengan C L = 15pF dan 50 pf dibandingkan dengan nilai pada Datasheet IC DM74LS151, IC MC74HC151A, IC 74LS138, dan IC MC74HC138A dan hasilnya ditunjukkan dalam Tabel 3. Tabel 3. Data Perbandingan untuk t PD, PD dan PDP Berdasarkan Datasheet dengan Hasil Simulasi dan Perhitungan DM74 LS151 MC74 HC151 Simulasi Perhitungan Parameter A C L=15 C L=50 C L=15pF C L=50pF C L=15pF C L=50pF pf pf t PD (ns) 1, PD (mw) PDP (pj) Parameter 74LS1 38 C L=15 pf MC74 HC138 A C L=50 pf Simulasi Perhitungan C L=15pF C L=50pF C L=15pF C L=50pF tpd (ns) PD (mw) PDP (pj) Propagation delay hasil simulasi menggunakan B Spice dengan kondisi aktif multiplekser pada C L = 5pF memperoleh nilai t PLH =3.16ns, t PHL =1ns, t r =6.318ns, t f =3ns, dan t PD =.08ns ditunjukkan dalam Gambar 7. Gambar 7. Grafik Unit Step pada Kondisi Aktif Multiplekser dengan C L =5pF. Input Tegangan (Grafik Atas) dan Output Tegangan (Grafik Bawah) hasil simulasi. Sumbu X adalah Time(s); Sumbu Y adalah Tegangan (V). Sedangkan nilai propagation delay hasil simulasi menggunakan B Spice dengan kondisi aktif demultiplekser pada C L =5pF ditunjukkan dalam Gambar 8 dan diperoleh t PLH =3.ns, t PHL =1ns, tr=6.1ns, tf=3ns, serta t PD =.1ns. Gambar 8. Grafik Unit Step pada Kondisi Aktif Demultiplekser dengan C L =5pF. Input Tegangan (Grafik Atas) dan Output Tegangan (Grafik Bawah) hasil simulasi. Sumbu X adalah Time(s); Sumbu Y adalah Tegangan (V).

7 Nilai propagation delay hasil simulasi menggunakan B Spice dengan kondisi aktif multiplekser C L =50pF adalah t PLH =.636ns, t PHL =6ns, t r =59.478ns, t f =19ns, dan t PD =14.318ns ditunjukkan dalam Gambar 9. Gambar 9. Grafik Unit Step pada Kondisi Aktif Multiplekser dengan C L =50pF. Input Tegangan (Grafik Atas) dan Output Tegangan (Grafik Bawah) hasil simulasi. Sumbu X adalah Time(s); Sumbu Y adalah Tegangan (V). Gambar 10 menujukkan hasil simulasi propagation delay menggunakan B Spice dengan kondisi aktif demultiplekser C L =5pF, dengan nilai t PLH =3.061ns, t PHL =5ns, tr=59.061ns, tf=19ns, dan t PD = ns. Gambar 10. Grafik Unit Step pada Kondisi Aktif Demultiplekser dengan C L =50pF. Input Tegangan (Grafik Atas) dan Output Tegangan (Grafik Bawah) hasil simulasi. Sumbu X adalah Time(s); Sumbu Y adalah Tegangan (V). Dari grafik pada Gambar 7 dan 8 didapatkan propagation delay yang lebih baik dan grafik yang lebih simetris daripada Gambar 9 dan Gambar 10, hal ini terjadi karena adanya perbedaan pada nilai C L yang mana semakin besar nilai C L maka propagation delay yang didapatkan juga semakin besar sehingga dalam grafik terlihat adanya lengkungan atau dapat dikatakan grafik yang dihasilkan tidak simetris. Berdasarkan hasil simulasi dengan variasi nilai C L seperti yang telah ditunjukkan dalam Gambar 7 sampai Gambar 10, maka ditetapkan nilai C L yang digunakan sebesar 5pF karena memiliki propagation delay yang cepat dan grafik yang simetris. Hasil perancangan dan simulasi memiliki nilai propagation delay yang berbeda yang mana hasil simulasi menunjukkan nilai propagation delay yang lebih cepat dibandingkan dengan hasil perhitungan, hal ini terjadi karena pada saat perhitungan hanya menggunakan parameter yang terbatas dan simulasi yang dilakukan dengan program B Spice menggunakan transistor level 1 yang merupakan transistor dengan kondisi ideal. B. Noise Margin Hasil perhitungan VTC dengan menggunakan Persamaan (3) sampai Persamaan (8) serta hasil simulasi dengan menggunakan B Spice diperoleh hasil seperti ditunjukkan dalam Tabel 4. Perhitungan Error dilakukan dengan menggunakan Persamaan 15[9]. e= Y n -X n (15) Tabel 4. VTC Hasil Simulasi dan Perhitungan Parameter Perhitungan Simulasi Error V IH (V) V IL (V) V OH (V) V OL (V) N MH (V) N ML (V) Perbedaan antara hasil simulasi dan hasil perhitungan terjadi karena proses perhitungan dilakukan dengan menggunakan parameter yang terbatas. C. Power Dissipation Nilai disipasi daya perhitungan diperoleh dengan menggunakan Persamaan(13) dan (14). Dengan memasukkan nilai t PD =1ns dan C L =5pF maka didapatkan P D = 0.15 mw dan P DP =1.5pJ. Hasil simulasi dengan menggunakan B Spice pada kondisi aktif multiplekser dengan nilai t PD =.08ns dan C L =5pF adalah nilai P D =0.15mW dan P DP =0.6pJ. Hasil simulasi dengan menggunakan B Spice pada kondisi aktif demultiplekser dengan nilai t PD =.1ns dan C L =5pF yaitu nilai P D =0.15mW dan P DP =0.65pJ. D. Proses Penggambaran Lay Penggambaran lay dilakukan dengan menggunakan program Microwind dengan teknologi 0.1µm CMOS proses (λ = 0.06µm). Gambar 11. Lay untuk Gerbang NAND Input Gambar 11 menunjukkan lay dari salah satu gerbang penyusun rangkaian 8 bit Mux-Demux yaitu gerbang NAND Input. Lay secara keseluruhan dari rangkaian 8 bit Mux-Demux ditunjukkan dalam Gambar 1. Gambar 1. Lay Rangkaian 8 Bit Mux-Demux Tanpa Pad I/O 5

8 Gambar 13 merupakan lay rangkaian 8 Bit Mux-Demux dengan menggunakan Pad I/O. Gambar 13. Lay dengan Pad I/O IC 8 Bit Multiplekser dan Demultiplekser HCMOS mempunyai lay tanpa pad I/O dengan luasan 385.6µm x 5.7µm dan menggunakan pad I/O dengan luasan µm x µm. A. Kesimpulan IV. KESIMPULAN DAN SARAN 1. IC 8 Bit Multiplekser dan Demultiplekser HCMOS dirancang dengan nilai propagation delay 1ns pada C L = 5pF sehingga disipasi daya sebesar 0.15mW.. Simulasi IC 8 Bit Multiplekser dan Demultiplekser HCMOS dengan menggunakan BSpice pada C L = 5pF menghasilkan nilai propagation delay yang lebih kecil daripada perhitungan yaitu sebesar.1ns pada kondisi aktif Demultiplekser dan.08ns pada kondisi aktif Multiplekser. 3. Hasil perancangan dan simulasi IC 8 Bit Multiplekser dan Demultiplekser HCMOS dengan membandingkan pada nilai kapasitansi yang sama (C L = 15pF untuk TTL dan C L = 50pF untuk CMOS) diperoleh nilai propagation delay dan disipasi daya yang lebih baik daripada IC DM74LS151 (t PD =1.5ns dan P DP =375pJ) [10], IC MC74HC151A (t PD =34ns dan P DP =17000pJ) [11], IC 74LS138 (t PD =0ns dan P DP =640pJ) [1] dan IC MC74HC138A (t PD =7ns dan P DP =13500pJ) [13]. B. Saran Penelitian ini menggunakan transistor level 1 pada B Spice yang merupakan transistor sederhana dengan kondisi ideal sehingga penelitian selanjutnya dapat dikembangkan dengan menggunakan transistor level atau level 3 yang lebih kompleks. REFERENSI [1] Mismail, Budiono Dasar-Dasar Rangkaian Logika Digital. Bandung: Penerbit ITB [] Darmawansyah, Tibyani. Mei 008. Perancangan IC Decoder Peraga Matriks 7 x 5 CMOS menggunakan Program Mikrowin. Jurnal Sains dan Teknologi EMAS, Vol. 18, No. [3] Kehrer, Wohlmuth, Hnapp, Wurzer, Scholtz. November Gb/s :1 Multiplexer and 1: Demultiplexer in 10-nm Standard CMOS. IEEE Journal of Solid State Circuits, Vol. 38, No. 11. [4] Darmawansyah, Julius, Stefanie. Mei 01. Rangkaian Terpadu 4 Bit Multiplexer-Demultiplexer (Multidem) HCMOS 0.1µm dengan Kaskada Dua Tingkat. Proceeding EECCIS 01. [5] Hodges, david A., Jackson, Horace G Analisis dan Desain Rangkaian Terpadu Digital. Alih Bahasa Nasution, Sofyan. Jakarta: Erlangga. [6] Kang, Sung-Mo, Leblebici, Yusuf CMOS Digital Integrated Circuits : Analysis and Design Second Edition. Singapore: McGraw-Hill Book Co. [7] Rabaey, jan M., dkk Digital Integrated Circuits a Design Perspective Second Edition. New Jersey: Prentice Hall Electronics and VLSI series [8] Geiger, Randall L., dkk VLSI Design Techniques For Analog and Digital Circuits. Singapore: McGraw-Hill Book Co. [9] Rif an, Moch Diktat Kuliah Pengukuran Besaran Elektrik. Malang: Jurusan teknik Elektro Universitas Brawijaya. [10] Fairchild Semiconductor ID Series Datasheet. Diakses tanggal 11 Maret 014. [11] On Semiconductor Diakses tanggal 11 Maret 014. [1] Motorola Semiconductor Corporation Diakses tanggal 11 Maret 014. [13] On Semiconductor Diakses tanggal 11 Maret