Percobaan 2 GERNG KOMINSIONL DN KOMPRTOR Oleh : Sumarna, Jurdik Fisika, FMIP, UN E-mail : sumarna@uny.ac.id Tujuan : 1. Membiasakan mengenali letak dan fungsi pin (kaki) pada IC gerbang logika. 2. Menyusun unit rangkaian logika kombinasional dari gerbang-gerbang logika dasar sedemikian hingga membentuk suatu sistem rangkaian dengan fungsi tertentu. 3. Memahami cara kerja rangkaian logika kombinasional. Dasar Teori : Peran gerbang logika dalam sistem peralatan digital untuk mengendalikan aliran informasi, untuk menyandi maupun menerjemahkan sandi data digital, untuk mendeteksi maupun memberikan respon terhadap adanya persyaratan dalam sistem kendali, dan yang tidak kalah pentingnya adalah untuk menampilkan berbagai operasi matematik maupun logik terhadap data digital. Rangkaian pembanding dan penjumlah dibahas secara khusus karena kedua rangkaian tersebut sering dijumpai dalam sistem digital dan merupakan rangkaian dasar dalam mesin komputasi maupun sistem pengendali. Untuk mengetahui apakah suatu bilangan adalah lebih kecil, sama besar, atau lebih besar bila dibandingkan dengan bilangan digunakan rangkaian pembanding. Pembanding digital merupakan unsur pembuat keputusan yang sangat penting dalam sistem komputer dan sistem pengendalian digital. Secara umum, rangkaian pembanding adalah rangkaian yang digunakan untuk membandingkan suatu besaran masukan dengan besaran masukan lain dan menghasilkan suatu keadaan tertentu pada keluarannya. Ketika besar dua bilangan dan dibandingkan, maka paling banyak ada tiga kemungkinan keadaan yang dapat dihasilkan, yaitu >, < atau =. Tetapi kemungkinan keadaan hasil tersebut hanya ada dua, yaitu = atau. Sebagai 1
ilustrasi dipilih suatu rangkaian dua masukan dan dengan satu keluaran yang tabel kebenarannya ditentukan seperti berikut ini. aris Ke Masukan Keluaran 0 0 0 0 1 0 1 1 2 1 0 1 3 1 1 0 Dari tabel tersebut tampak bahwa jika = maka = 0, dan jika maka = 1. erdasarkan bentuk minterm-nya, maka sesuai dengan tabel di atas dapat dituliskan pernyataan ooleannya sebagai = f(,) = m(1,2) = + Realisasi rangkaian dari pernyataan = + adalah sebagai berikut : Gambar : Diagram rangkaian = +. Sebenarnya diagram rangkaian pada gambar di atas telah dikenal dengan baik sebagai gerbang E-OR (Exclusive OR). Jika diperhatikan dengan seksama, diagram rangkaian tersebut memiliki fungsi membandingkan masukan terhadap yang hasil pembandingannya menentukan keadaan keluaran. = 0 berarti = dan bila = 1 berarti. Perlu diketahui bahwa rangkaian di atas bukanlah satu-satunya 2
jawaban. Dengan menggunakan persamaan logika lain akan diperoleh rangkaian yang lain pula. Perhatikan langkah-langkah berikut : = + = 0 + + 0 + = + + + = ( + ) + ( + ) = ( ) + ( ) = ( + ) ( ) Diagram rangkaian dari = ( + ) ( ) seperti tampak pada gambar di bawah ini. Gambar : Diagram rangkaian = ( + ) ( ) Dengan cara sebagaimana telah dikemukakan di atas, dapat pula dibuat rangkaian pembanding dua masukan dengan keadaan keluaran yang lain, misalnya jika = maka = 1, dan jika maka = 0. Tabel kebenaran untuk keadaan tersebut tercantum pada tabel berikut. aris Ke Masukan Keluaran 0 0 0 1 1 0 1 0 2 1 0 0 3 1 1 1 3
Sesuai dengan bentuk minterm-nya, maka berdasarkan tabel di atas dapat dituliskan pernyataan ooleannya sebagai = f(,) = m(0,3) = + Dari persamaan itu dapat direalisasikan diagaram rangkaian gerbang logikamya seperti tampak pada gambar di bawah ini. Gambar : Diagram rangkaian = + Sebenarnya diagram rangkaian pada gambar tersebut telah dikenal dengan baik sebagai gerbang E-NOR (Exclusive NOR). = 0 berarti dan = 1 berarti =. Dua rangkaian pembanding yang telah dibahas merupakan pembanding 1 bit dengan satu jalur keluaran, yaitu saja. Selanjutnya dicoba untuk merancang rangkaian pembanding 1 bit tetapi dengan tiga jalur keluaran. Jalur pertama untuk keluaran bila <, jalur ke dua untuk keluaran =, dan jalur ke tiga untuk keluaran >. Langkah pertama yang kita tempuh adalah membuat tabel kebenaran. Perhatikanlah tabel berikut ini. aris ke Masukan Keluaran 0 0 0 0 1 0 1 0 1 1 0 0 2 1 0 0 0 1 3 1 1 0 1 0 4
erdasarkan tabel tersebut, bentuk fungsi logik untuk setiap jalur keluarannya adalah sebagai berikut : = = + = Perwujudan rangkaian dari ketiga fungsi di atas tampak pada gambar di bawah ini. Gambar : Diagram rangkaian pembanding 1 bit dengan tiga jalur keluaran. Pembanding yang memiliki tiga jalur keluaran lebih banyak dijumpai pada pembanding 2 bit atau lebih. Sampai di sini baru dibahas pembanding dua bilangan dan masing-masing 1 bit. rtinya hanya bernilai 1 atau 0, demikian pula hanya berharga 1 atau 0. Selanjutnya dirancang rangkaian pembanding dua bilangan dan yang masing masing terdiri dari 2 bit, di mana = 1 2 dan = 1 2. Dengan demikian atau masing-masing dapat bernilai 00, 01, 10, 11. Tabel berikut menampilkan tabel kebenaran pembanding 2 bit dengan tiga jalur keluaran berturut turut untuk >, untuk =, dan untuk <. 5
aris ke Masukan 1 2 1 2 Keluaran 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 2 0 0 1 0 0 0 1 3 0 0 1 1 0 0 1 4 0 1 0 0 1 0 0 5 0 1 0 1 0 1 0 6 0 1 1 0 0 0 1 7 0 1 1 1 0 0 1 8 1 0 0 0 1 0 0 9 1 0 0 1 1 0 0 10 1 0 1 0 0 1 0 11 1 0 1 1 0 0 1 12 1 1 0 0 1 0 0 13 1 1 0 1 1 0 0 14 1 1 1 0 1 0 0 15 1 1 1 1 0 1 0 Dari tebel tersebut, fungsi logika untuk masing-masing jalur keluaran,, dan adalah sebagai berikut : = 2 2 + 2 1 1 + 1 2 1 = 2 1 2 1 + 2 1 2 1 + 2 1 2 1 + 2 1 2 1 = 2 2 + 2 1 1 + 1 2 1 Realisasi rangkaian berdasarkan ketiga persamaan di atas adalah seperti tampak pada gambar berikut ini. 6
2 1 2 1 Gambar : Diagram rangkaian pembanding 2 bit dengan tiga jalur keluaran. 7
Gambar di atas bukanlah satu-satunya jawaban untuk rangkaian pembanding 2 bit tiga jalur keluaran. Selanjutnya ketiga persamaan di atas dapat dimodifikasi untuk mendapatkan persamaan logika lain yang setara. Sebagai contoh perhatikan persamaan untuk keluaran yang dapat dimodifikasi menjadi : = 2 1 2 1 + 2 1 2 1 + 2 1 2 1 + 2 1 2 1 = 2 2 ( 1 1 + 1 1 ) + 2 2 ( 1 1 + 1 1 ) = ( 2 2 + 2 2 ) ( 1 1 + 1 1 ) Diagram rangkaian gerbang logika dari persamaan untuk keluaran tersebut dapat dilihat pada gambar berikut. 1 1 1 1 2 2 2 2 Gambar : Diagram rangkaian dari persamaan keluaran. Jika gambar tersebut menggantikan blok keluaran pada gambar sebelumnya akan didapatkan satu model diagram rangkaian pembanding 2 bit tiga keluaran yang berbeda dari sebelumnya. Demikian seterusnya nda dapat merancang model-model rangkaian pembanding 2 bit. Oleh karena nda telah mengenal langkah-langkah untuk merancang suatu rangkaian pembanding, maka untuk selanjutnya diagram rangkaian pembanding lebih disederhanakan. Suatu contoh penyederhanaan diagram rangkaian pembanding dapat dilihat pada gambar di bawah ini. 8
> = < Gambar : Diagran rangkaian pembanding 1 bit 2 1 2 1 > = < Gambar : Diagran rangkaian pembanding 2 bit 3 2 1 3 2 1 > = < Gambar : Diagran rangkaian pembanding 3 bit Dengan langkah-langkah sebagaimana telah dikemukakan di atas, dapat dirancang rangkaian-rangkaian pembanding 3 bit, 5 bit, dan seterusnya. Tentu saja semakin besar bit-nya, semakin rumit rangkaiannya. Sebagai tambahan informasi untuk keperluan praktis, dalam membuat rangkaian pembanding dengan jumlah bit yang lebih besar digunakan rangkaian-rangkaian pembanding lain yang pada bagian masukannya dilengkapi dengan tiga terminal masukan tambahan. Ketiga terminal masukan tambahan tersebut adalah >, =, dan <. Sebagai contoh pada gambar berikut adalah pembanding 2 bit tiga keluaran yang dilengkapi dengan tiga terminal masukan tambahan. 2 1 2 1 > = < Gambar : Diagran rangkaian pembanding 2 bit 3 keluaran yang dilengkapi dengan 3 terminal masukan tambahan. > = < 9
Sifat dari ketiga terminal masukan tambahan tersebut disusun sedemikian hingga memenuhi syarat berikut : 1. Keluaran pembanding bernilai 1 jika masukan tambahan > berharga 1. 2. Keluaran pembanding bernilai 1 jika masukan tambahan < berharga 1. 3. Jika masukan tambahan = berharga 1 maka keluaran (,, dan ) dari pembanding tergantung pada data masukan. Dengan rangkaian pembanding yang memenuhi sifat-sifat tersebut kita dapat menggabung secara kaskade dua buah pembanding 2 bit untuk membentuk sebuah pembanding 4 bit. Rangkaian hasil penggabungan tersebut diperlihatkan pada gambar berikut., MS, MS Pembanding 1 2 1 2 1, LS, LS Pembanding 2 2 1 2 1 0 1 0 > = < > = < Gambar : Pembanding 4 bit yang disusun dari 2 buah pembanding 2 bit. erdasarkan gambar di atas, pembanding-1 sebagai masukan MS (most significant byte) dan tiga terminal masukan tambahan harus dibuat sedemikian hingga terminal > bernilai 0, terminal = bernilai 1, dan terminal < bernilai 0. Hal itu didasarkan pada suatu konsekuensi logis bahwa membandingkan dua bilangan lebih efisien apabila lebih dahulu membandingkan MS-nya. Jika MS bilangan lebih besar dari pada MS bilangan, dengan sendirinya > dan tidak perlu lagi untuk membandingkan LS dari kedua bilangan. Pembandingan LS dilakukan hanya apabila MS kedua bilangan yang dibandingkan berharga sama. Misalkan kita hendak membandingkan bilangan = 8732, bilangan = 4299, dan bilangan C = 8751. Untuk bilangan 10
anggaplah memiliki MS- = 87 dan LS- = 32. Untuk bilangan memiliki MS = 42 dan LS- = 99. Sedangkan untuk bilangan C memiliki MS-C = 87 dan LS-C = 51. ilangan mana yang lebih besar antara dan? Pertama bandingkan MS- dan MS- yang berturut-turut adalah 87 dan 42. Jelas MS- lebih besar dari pada MS- dengan demikian >, dan tidak perlu membandingkan LS- dan LS-. ilangan mana yang lebih besar antara dan C? Karena MS- = MS-C = 87, maka perlu untuk membandingkan LS- dan LS-C. Ternyata LS-C = 51 lebih besar dari pada LS- = 32, dengan demikian C >. Dengan cara seperti yang telah kita pelajari, tentunya dapat menggabungkan dua pembanding 4 bit (IC-7485) menjadi satu pembanding 8 bit, dan diagram rangkaiannya diperlihatkan pada gambar di bawah ini., MS, MS Pembanding 1 4 bit 4 bit, LS, LS Pembanding 2 4 bit 4 bit 0 1 0 > = < > = < Gambar : Pembanding 8 bit yang disusun dari 2 buah pembanding 4 bit. Dengan susunan seperti gambar di atas, jika 4 bit data MS- ( 8 7 6 5 ) lebih besar dari pada 4 bit data MS- ( 8 7 6 5 ), yang keduanya dimasukkan pada pembanding-1 (sebelah kiri), maka keluaran dari pembanding-1 akan bernilai 1. Keadaan ini akan mengakibatkan keluaran dari pembanding-2 bernilai 1. Sebaliknya jika 4 bit data MS- lebih kecil dari pada 4 bit data MS-, maka keluaran dari pembanding-1 akan bernilai 1, dan akan membuat keluaran pada pembanding-2 berharga 1. Sedangkan jika 4 bit MS- dan MS- bernilai sama, maka keluaran dari pembanding-1 akan berharga 1. Pada keadaan ini keluaran dari pembanding-2 akan tergantung pada nilai 4 bit data LS- ( 4 3 2 1 ) dan LS- ( 4 3 2 1 ). 11
lat-alat : Catu daya (5V, 500 m), multimeter, LED, resistor, beberapa IC dengan seri 7400, 7402, 7404, 7408, 7432, 7485, dan kabel penghubung. Langkah-langkah Percobaan : Dengan memanfaatkan gerbang-gerbang logika dasar yang telah dipelajari pada percobaan sebelumnya, susunlah suatu rangkaian seperti berikut, dan selanjutnya amatilah efek keluarannya (out) berdasarkan variasi pada masukan,, C dan D. Hasil pengamatan tersebut segera masukkan ke dalam tabel pengamatan (Format tabel dirancang sendiri). dapun rangkaian yang harus disusun adalah : C C D 12
erdasarkan tabel pada masing-masing rangkaian (kombinasi) gerbang dasar di atas, bandingkanlah hasil pengamatan tersebut dengan hasil yang diperoleh secara teoritis. Kesimpulan apa yang dapat diperoleh setelah melakukan perbandingan tadi. Selanjutnya, buatlah suatu rangkaian komparator (pembanding) satu bit dengan menggunakan gerbang logika dasar seperti yang telah dipelajari sebelumnya. Salah satu rangkaian komparator satu bit adalah sebagai berikut : O 1 O 2 O 3 Ukurlah tegangan keluaran O i (dengan i = 1, 2, 3) atau amati gejala yang terjadi pada indikator LED yang terpasang pada setiap i berdasarkan variasi nilai masukan pada atau. Kemudian data pengamatan itu masukkan ke dalam tabel berikut : 0 0 0 1 1 0 1 1 O 1 O 2 O 3 LED Volt LED Volt LED Volt Rangkaian komparator dengan cacah bit yang lebih besar semakin rumit. Tetapi telah tersedia rangkaian komparator dalam bentuk IC, salah satunya adalah 7485. IC tersebut 13
merupakan komparator 4 bit ( = 3 2 1 0 dan = 3 2 1 0 ). entuk, posisi dan fungsi pin (kaki) dari IC seri 7485 adalah sebagai berikut : 16 15 14 13 12 11 10 9 Vcc 3 2 2 1 1 0 7485 0 Vcc Gnd : + 5 volt : tanah 3 I < I = I > O > O = O < Gnd 1 2 3 4 5 6 7 8 Pilihlah 10 pasang nilai untuk ( 3 2 1 0 ) dan ( 3 2 1 0 ) secara acak, kemudian amati keadaan pada keluaran komparator (pin 5, 6 dan 7). Format tabel pengamatan seperti pada komparator satu bit, hanya masukan dan masing-masing 4 bit. andingkan hasilnya dengan proses pembandingan dan tersebut yang dikerjakan secara manual. 14