telk telk telk LBORTORIUM TEKNIK ELEKTRONIK DN TEKNIK DIGITL Sekolah Tinggi Teknologi Telematika Telkom Jl. D.I. Panjaitan 28 Purwokerto Status Revisi : 00 Tanggal Pembuatan : 5 Desember 204 MODUL MT KULIH PRKTIKUM TEKNIK DIGITL Disusun Oleh : Susanto telk SEKOLH TINGGI TEKNOLOGI TELEMTIK TELKOM JL. D.I. PNJITN 28 PURWOKERTO
telk telk LEMBR PENGESHN MODUL MT KULIH PRKTIKUM TEKNIK DIGITL Materi : Unit I : Rangkaian Gerbang Logika Unit II : Pencacah (ounter) Unit III : Register Telah disetujui dan disahkan untuk dipergunakan sebagai pedoman pelaksanaan praktikum di Laboratorium Ketua Program Studi D - Teknik Telekomunikasi Eka Wahyudi, S.T.,M.Eng telk Disusun Oleh : Susanto Purwokerto, 28 Januari 205 Mengesahkan, telk Kaur. Laboratorium Teknik Elektronika & Teknik Digital Jaenal rifin, S.T., M.Eng ii
telk telk telk Tata Tertib Laboratorium. Mahasiswa wajib mengenakan seragam yang telah ditentukan pihak kampus dan dilarang menggunakan kaos dan sandal. 2. Mahasiswa tidak diperkenankan membawa makanan atau minuman dan makan atau minum didalam ruang laboratorium.. Laboratorium digunakan untuk aktivitas praktikum, workshop, pengujian alat tugas akhir dan segala kegiatan yang berhubungan laboratorium. Untuk kegiatan selain hal tersebut tidak diperbolehkan terkecuali mendapat ijin dari pengelola laboratorium. 4. Pengguna dilarang mengambil atau membawa keluar alat/bahan yang ada di laboratorium tanpa seijin pengelola laboratorium. 5. Menjaga kebersihan laboratorium dan membuang sampah pada tempatnya. 6. Mematuhi segala prosedur yang ditentukan pengelola laboratorium. Tata Tertib Praktikum di Laboratorium telk. Sebelum Praktikum. Praktikan wajib mematuhi tata tertib laboratorium yang berlaku. 2. Praktikan harus menyediakan sendiri alat-alat tulis/gambar yang diperlukan.. Praktikan harus menguasai dasar teori dari unit modul yang akan dilakukan. 4. Praktikan akan diberi dan briefing pre-test oleh asisten atau dosen pengampu praktikum. 5. Praktikan melakukan pendaftaran mata kuliah praktikum yang diambil pada KRS sesuai dengan jadwal yang telah ditentukan laboratorium. 6. Praktikan diperbolehkan melakukan tukar-jadwal dengan praktikan lain setelah konfirmasi ke asisten praktikum dan mengisi formulir tukar-jadwal yang telah disediakan. 7. Praktikan wajib hadir tepat pada waktunya sesuai dengan jadwal yang telah ditentukan. Bila keterlambatan melebihi 0 menit maka yang bersangkutan tidak diperkenankan mengikuti praktikum dan baginya tidak diberikan praktikum susulan. B. Selama Praktikum. Setiap unit modul sudah disediakan alat, tempat, dan bahan sendiri yang tidak boleh diubah, diganti, atau ditukar kecuali dengan sepengetahuan asisten. 2. Praktikan wajib membaca petunjuk langkah kerja dan mencatat hasil kerja praktikum yang tercantum dalam modul praktikum ataupun sesuai arahan asisten atau dosen pengampu.. pabila menjumpai kesalahan, kerusakan, atau ketidaksesuaian dengan langkah kerja praktikum, praktikan harus segera melapor pada asisten. 4. Khusus untuk praktikum yang berhubungan dengan sumber arus atau tegangan, setelah selesai menyusun rangkaian sesuai langkah kerja, praktikan iii
telk telk telk telk harus melapor kepada asisten, dan dilarang menghubungkan rangkaian dengan sumber tegangan atau arus tanpa seijin asisten. 5. Segala kerusakan yang terjadi karena kelalaian ataupun kesalahan praktikan akibat tidak mengikuti langkah kerja praktikum ditanggung oleh praktikan yang bersangkutan dan wajib untuk dilakukan penggantian paling lambat (satu) minggu setelah terjadinya kerusakan. 6. Praktikan yang berhalangan praktikum, wajib memberitahukan kepada dosen praktikum maksimal hari sebelum praktikum diadakan dengan menyertakan surat alasan tidak hadir saat praktikum dan bagi yang sakit menyertakan surat dokter (terkecuali bagi yang mendadak hari disaat praktikum yang bersangkutan sakit, ada pertimbangan tersendiri). Jika tidak, maka bagi yang bersangkutan diberikan praktikum susulan. 7. Praktikan tidak diperkenankan bersenda gurau dan atau meninggalkan ruangan praktikum tanpa seijin asisten atau dosen pengampu, serta bersikap tidak sopan terhadap para asisten atau dosen pengampu. 8. Praktikan diwajibkan mengembalikan alat-alat yang digunakan dan dilarang meninggalkan ruangan praktikum sebelum mendapat izin dari asisten atau pengampu praktikum.. Setelah Praktikum. Lembar data praktikum wajib mendapatkan persetujuan atau tanda tangan dari asisten, bila tidak maka data tersebut akan dinyatakan tidak sah. 2. Laporan praktikum dikumpulkan ke asisten sesuai dengan aturan yang telah ditetapkan sebelumnya.. Praktikan akan diberi pos-test oleh asisten praktikum atau dosen pengampu. iv
telk TUJUN PRKTIKUM UNIT I : RNGKIN GERBNG LOGIK. Mengenal dan memahami rangkaian gerbang logika digital. 2. Dapat membuat tabel kebenaran dan persamaan Boolean dari suatu rangkaian digital.. Mengenal cara mendesign rangkaian digital dari suatu persamaan minterm ataupun maxterm yang sederhana dengan bantuan Karnaugh Map. 4. Mengenal cara mendesign suatu rangkaian digital dari suatu tabel kebenaran baik bentuk persamaan minterm ataupun maxterm. LT DN BHN. Digital Experimenter. 2. Kabel onector. DSR TEORI telk Didalam rangkaian digital dikenal tiga macam rangkaian gerbang logika dasar yaitu gerbang OR, ND dan NOT. Gerbang OR adalah gerbang penjumlahan dimana gerbang logika ini keluarannya akan berlogika jika salah satu atau semua masukannya berlogika dan keluarannya akan berlogika 0 jika dan hanya jika semua masukannya berlogika 0. Simbol dan Tabel kebenarannya sebagai berikut : Tabel Kebenaran : telk B Y = + B 0 0 0 0 0 Gerbang nd adalah gerbang perkalian dimana output akan berlogika jika dan hanya jika semua inputnya berlogika dan outputnya akan berlogika 0 jika salah satu masukannya berlogika 0. Simbol dan Tabel kebenarannya sebagai berikut : telk Modul I. Rangkaian Gerbang logika
telk Tabel Kebenaran : Gerbang Not atau sering disebut Inverter adalah suatu rangkaian logika yang berfungsi sebagai pembalik. Bila inputnya diberikan logika maka keluarannya akan berlogika 0 dan sebaliknya. Simbol gerbang Not adalah sebagai berikut : Tabel kebenaran : Karnaugh Map Merupakan merupakan suatu cara penyederhanaan persamaan Boolean yang paling sederhana, dikenal ada 2 bentuk persamaan yakni persamaan minterm dan maxterm. Bentuk persamaan minterm sering dikenal dengan sum of product (penjumlahan dari perkalian) kebalikan dari persamaan maxterm, product of sum (perkalian dari penjumlahan). telk Suatu persamaan minterm : B Y 0 0 0 0 Y B B B Modul I. Rangkaian Gerbang logika 2 B B B B 0 0 0 0 0 0 0 0 0 0 0 0 Maka persamaan Boolean-nya : 0 Y B B Rangkaian kombinasi yang terjadi : telk B Y =. B 0 0 0 0 0 0 0 Y 0 0 telk
telk telk Data Hasil Praktikum : Hari/Tanggal Prak. :.. Nama praktikan :.. No. MHS :.. Partner :. Nama : No. MHS. : 2. Nama : No. MHS. : Nama asisten : Paraf asisten : Dengan menggunakan Digital Experimenter : telk. Buat tabel kebenaran (truth table) dari : # Gerbang ND dan NND 4 masukan # Gerbang OR dan NOR 4 masukan INPUT OUTPUT INPUT OUTPUT D B Y Y D B Y Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2. Buat tabel kebenaran dan persamaan aljabar Boole dari rangkaian berikut : telk B Y 0 0 0 0 0 0 0 0 0 0 0 0 Modul I. Rangkaian Gerbang logika
telk telk. Buat tabel kebenaran dan persamaan aljabar Boole dari rangkaian Half dder berikut : 4. Dengan menggunakan I 7400 (NND 2 Input) buat tabel kebenaran : # Gerbang OR B Y 0 0 0 0 # Gerbang EX-OR (Exclusive OR) Y X Sum arry 0 0 0 0 B Y 0 0 0 0 5. Tugas dari tabel kebenaran berikut buat rangakaian kombinasi logika yang mungkin dapat terbentuk sertakan persamaan aljabar Boolean-nya.(Persamaan minterm) B Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 telk telk Tugas: Dengan Karnaugh Map sehingga dapat diperoleh persamaan Boolean lebih sederhana, susun rangkaian digital dari persamaan tsb. Modul I. Rangkaian Gerbang logika 4
telk telk telk telk 5. Dari data tabel kebenaran yang diperoleh pada laporan akhir lakukan pembahasan dengan menyertakan persamaan Boolean yang mungkin, selanjutnya berikan kesimpulan anda. Modul I. Rangkaian Gerbang logika 5
telk TUJUN PRKTIKUM UNIT II : PENH (OUNTER). Dapat merangkai rangkaian pencacah naik (up counter) sinkron dan asinkron modulo- 8, modulo-6 dan BD dengan menggunakan JK flip-flop dan beberapa rangkaian logika. 2. Mengamati dan memahami pembentukan suatu rangkaian pencacah sinkron dan asinkron dengan menggunakan JK flip-flop dan beberapa rangkaian logika.. Mampu menjelaskan perbedaan pokok antara pencacah sinkron dan asinkron. LT DN BHN. Digital Experimenter. 2. Kabel onector. DSR TEORI telk telk Suatu rangkaian pencacah biasanya terbentuk dari beberapa flip-flop (FF) dan disusun menurut suatu cara yang tergantung pada macam pencacahnya. Penyusunan suatu pencacah dari suatu rangkaian flip-flop mengikuti urutan perubahan dari output flip-flop yang telah ditentukan melalui suatu tabel pencacah. Untuk menyusun sejumlah flip-flop agar memenuhi urutan perubahan yang telah ditentukan ini tergantung pada macam pencacah, yakni sinkron atau tak sinkron dan jenis flip-flop yang digunakan. Pada pencacah sinkron saat perubahan dari output FF terjadi secara serempak sesaat setelah terjadi pulsa input. Hal ini disebabkan karena pulsa input dimasukkan pada input klok dari setiap FF. Dengan cara ini hal yang perlu dikerjakan adalah mengatur harga input data dari FF yang digunakan agar perubahan outputnya sesuai dengan tabel pencacahan. Untuk JKFF tabel kebenarannya diperlihatkan pada tabel, sedang pengaturan dari harga J dan K untuk setiap macam perubahan seperti pada tabel 2. ( n dan n+ berturut-turut adalah output sebelum dan sesudah pulsa klok) telk Tabel. J K n n+ Tabel 2. n n+ J K 0 0 0 0 0 0 0 X 0 0 0 X 0 0 0 0 X 0 0 X 0 0 0 0 0 = low 0 = high 0 X = don t care Modul II. Pencacah (ounter) 6
telk gar output dari FF berubah dari 0 0, dari tabel baris ke- dan terlihat bahwa harga J harus 0, sedangkan harga dari K boleh 0 atau. Hal ini dituliskan pada tabel 2 baris (X = bisa 0 atau ). Tabel 2 disebut tabel transisi dari JKFF. Jadi dengan demikian kalau urutan perubahan dari output FF telah ditentukan, maka dapat dibuat harga tabel J dan K dari setiap FF untuk setiap harga kombinasi B. Dari tabel seperti ini dapat diperoleh persamaan J dan K sebagai fungsi, B, dan. Pencacah Sinkron Modulo-8 Tabel. Pencacahan Modulo-8 acah ke- B 0 0 0 0 0 0 2 0 0 0 4 0 0 5 0 6 0 7 Mula-mula output FF dari pencacah ini, B = 000, dari tabel pencacahan (Tabel ) dapat dilihat bahwa setelah ada pulsa masuk, output FF-nya berubah menjadi 00. Dengan melihat Tabel 2, pada keadaan B = 00 maka kondisi J dan K masingmasing flip-flop : : 0 0 maka J = 0 dan K = X B : 0 0 maka J B = 0 dan K B = X : 0 maka J = dan K = X Demikian juga pada keadaan B = 00, yang berubah menjadi 00 kalau ada pulsa masuk, maka : telk : 0 0 maka J = 0 dan K = X B : 0 maka J B = dan K B = X : 0 maka J = X dan K = telk Demikian seterusnya, kalau hal ini kita kerjakan untuk setiap harga B yang mungkin dari pencacah biner modulo-8, maka terbentuklah Tabel 4 yang merupakan tabel kebenaran dari J dan K setiap FF sebagai fungsi dari, B, dan. telk Modul II. Pencacah (ounter) 7
telk Tabel 4. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 B J K J B K B J K 0 0 0 0 X 0 X X 0 0 0 X X X 0 0 0 X X 0 X 0 X X X 0 0 X 0 0 X X 0 X 0 X X 0 X 0 X 0 X X X X Dari tabel 4, kalau dipilih semua J = X = 0, maka terlihat bahwa J = hanya pada keadaan B = 0, dalam persamaan Boole dapat dituliskan J. Tetapi dengan memilih J = X = untuk keadaan B =, maka persamannya : J J J telk B B B ( ) B Sehingga persamaan menjadi lebih sederhana. Dengan menggunakan Karnaugh Map dari tabel 4 akan diperoleh pemetan untuk nilai J, J B, K dan K B sebagai berikut : B 00 0 0 B 00 0 0 0 0 0 X X 0 X X 0 0 0 X X X X 0 J B 00 0 0 Modul II. Pencacah (ounter) 8 K B 00 0 0 0 0 X X 0 0 X 0 0 X X X X X J B telk Tabel 5. Pemetaan untuk J, J B, K dan K B Untuk mengetahui X mana yang dipilih =, bentuklah kotak gabungan sebesarbesarnya yang terdiri dari 2 n kotak kecil (n = 0,,2,, ) yang berisi atau X lihat Tabel 5. Maka kalau X yang dalam kotak gabungan dipilih =, akan diperoleh persamaan sederhana versi Karnaugh Map. Kotak gabungan dapat berjumlah 2 buah atau lebih, dan perlu diketahui bahwa kotak gabungan harus berbentuk persegi. Dengan pemilihan ini dapat dibuktikan persamaan yang diperoleh adalah : J = K = B dan J B = K B = telk K B B
telk Sedangkan untuk J dan K dari tabel 4 dapat dilihat bahwa kalau dipilih semua X =, maka rangkaian pencacah biner modulo-8 seperti Gambar 2.. Pencacah Sinkron Modulo-6 Gambar 2. Pencacah sinkron modulo-8 Tabel 6. Pencacahan Modulo-6 acah ke- B 0 0 0 0 0 0 2 0 0 0 4 0 0 5 0 6 0 0 0 7 0 0 Untuk pencacah ini diperlukan buah flip-flop. Dari tabel pencacahnya (tabel 6) dan tabel transisi JKFF (tabel 2) maka pengaturan harga dari J dan K setiap flip-flop sebagai fungsi dari B dan ditunjukkan pada tabel 7. Karena harga dari percobaan ini tidak pernah 0 dan, maka harga J dan K untuk harga ini boleh diisi sembarang (=X). telk telk Tabel 7. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-6 B J K J B K B J K 0 0 0 0 X 0 X X 0 0 0 X X X 0 0 0 X X 0 X 0 X X X 0 0 X 0 0 X X 0 X 0 X X 0 0 X X X X X X X X X X X X telk Modul II. Pencacah (ounter) 9
telk Dengan menggunakan map Karnaugh, maka dapat dibuktikan bahwa persamaan paling sederhana yang diperoleh adalah : pada gambar. telk J K B B J J B K Modul II. Pencacah (ounter) 0 K Dengan demikian rangkaian dari pencacah biner sinkron modulo-6 ditunjukkan Pencacah BD Sinkron telk Tabel 8. Pencacahan BD Sinkron acah ke- B D 0 0 0 0 0 0 0 0 2 0 0 0 0 0 4 0 0 0 5 0 0 6 0 0 7 0 8 0 0 0 0 9 0 0 Pencacah ini menggunakan 4 buah flip-flop. Dari tabel pencacahan (tabel 8) dan tabel transisi JKFF (tabel 2) dapat dibuat tabel kebenaran J dan K setiap flip-flop sebagai fungsi dari B dan D. Perlu diingat bahwa output dari pencacah ini B D tidak pernah mempunyai harga 00, 0, 00, 0, 0 dan, sehingga harga J dan K untuk keadaan ini diisi X. Dapat dibuktikan bahwa tabel kebenarannya dalam bentuk map Karnaugh terlihat pada tabel berikut : telk
telk telk B D 00 0 0 B D 00 0 0 00 0 0 X X 00 X X X 0 0 0 0 X X 0 X X X 0 X X X X X X 0 0 0 X X 0 X X X X J B 00 0 0 D Modul II. Pencacah (ounter) K B 00 0 0 D 00 0 X X 0 00 X 0 X X 0 0 X X 0 0 X 0 X X X X X X X X 0 0 X X X 0 X 0 X X J B B D 00 0 0 K B B D 00 0 0 00 0 0 X 0 00 X X X X 0 X 0 0 X X X X X X X X X X 0 X X X X 0 0 0 X X J Dari tabel atas, dapat diperoleh persamaan sbb : J K B D D telk J K B B D D J K K D Sedangkan J D dan K D dari tabel kebenarannya dengan mudah dapat dilihat bahwa kalau dipilih semua X =, maka diperoleh persamaan J D = K D =. Rangkaian dari pencacah BD sinkron yang terbentuk ditunjukkan pada gambar. telk D
telk telk DT HSIL PRKTIKUM : Hari/tanggal prak. : Nama praktikan : No. MHS : Partner :. Nama : No. MHS. : 2. Nama : No. MHS. : Nama asisten : Paraf asisten : Dengan menggunakan Digital Experimenter :. Pencacah sinkron a) Pencacah biner modulo-8 Dari rangkaian berikut, lengkapi tabel kebenarannya. Gambar 2. Pencacah sinkron modulo-8 telk b) Pencacah biner modulo-6 Dari rangkaian berikut, lengkapi tabel kebenarannya. Gambar 2.2 Pencacah sinkron modulo-6 telk Pulsa klok Keluaran ke- B 0 2 4 5 6 7 8 9 0 Modul II. Pencacah (ounter) 2
telk Pulsa klok Keluaran Pulsa klok Keluaran ke- B ke- B 0 4 5 2 6 7 c) Pencacah BD (Binary ode Decimal) Pulsa klok Keluaran ke- D B 0 2 4 5 6 7 8 9 0 telk telk Gambar 2. Pencacah sinkron BD B. Pencacah tak sinkron a) Pencacah biner modulo-8 Dari rangkaian berikut, lengkapi tabel kebenarannya. Gambar 2.4 Pencacah tak sinkron modulo-8 telk Pulsa klok Keluaran ke- B 0 2 4 5 6 7 8 9 0 Modul II. Pencacah (ounter)
telk b) Pencacah biner modulo-6 Gambar 2.5 Pencacah tak sinkron modulo-6 c) Pencacah BD (Binary oded Decimal) Pulsa klok Keluaran ke- D B 0 2 4 5 6 7 8 9 0 telk telk Gambar 2.6 Pencacah tak sinkron BD telk Pulsa klok Keluaran ke- B 0 2 4 5 6 7 8. Pada laporan akhir lakukan pembahasan antara pencacah sinkron dan tak sinkron, sehingga diperoleh perbedaan yang jelas antara keduanya, kemudian berikan kesimpulan anda. Modul II. Pencacah (ounter) 4
telk telk TUJUN PRKTIKUM UNIT III : REGISTER. Mampu merangkai suatu rangkaian register dari rangkaian flip-flop dan gerbang logika dasar. 2. Mengamati dan memahami pembrntukan dari beberapa jenis register dengan menggunakan JK flip-flop dan beberapa rangkaian logika.. Mampu menjelaskan prinsip kerja suatu register. LT DN BHN. Digital Experimenter. 2. Kabel onector. PENDHULUN Dalam sistem digital, register pada umumnya digunakan untuk menyimpan data sementara untuk kemudian diproses atau diganti data yang baru. Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data atau informasi. Dengan mempelajari bermacam-macam flip-flop, dapatlah dimengerti bahwa yang disebut register itu tidak lain adalah alat untuk menyimpan data yang berupa satu atau beberapa flip-flop yang digabungkan menjadi satu. Hal itu dimaksudkan, bahwa register yang paling sederhana hanya terdiri dari satu flipflop saja, yang berarti hanya dapat menyimpan data yang terdiri dari satu bit bilangan biner saja yaitu 0 atau. da dua cara untuk menyimpan dan mengambil data dari suatu register yaitu cara parallel dan cara serial. ara paralel berarti data yang terdiri dari beberapa bit dimasukkan ataupun dikeluarkan dari suatu register secara serempak, sedangkan serial berarti bit demi bit dari data yang dimasukkan ataupun dikeluarkan secara beruntun/berderetan. Sehingga berdasarkan operasi ini, register dibedaka menjadi 4 macam yaitu: telk a. Register Paralel In Paralel Out (PIPO) b. Register Serial In Paralel Out (SIPO) c. Register Serial In Serial Out (SISO) d. Register Paralel In Serial Out (PISO) telk Modul III. Register t t t t t t t t t
telk telk LNGKH KERJ Dengan menggunakan Digital Experimenter atau trainer digital yang ada, buatlah rangkaian seperti gambar berikut: Fungsi keterangan : Input (masukan) Output (keluaran) Sinyal Kontrol : Gambar.. Register : E E 5 (data paralel), SE (data serial). : 5 (Output Flip-flop), O -O 5 (Output Register) S : ktivasi masukan paralel (ktive Low) R : RESET (ktive Low) T : Input sinyal pulsa / klok OE : ktivasi keluaran paralel (ktive Low). REGISTER SISO (REGISTER SERIL IN SERIL OUT) Pada register ini sinyal clock T berfungsi untuk menggeser data masukan serial. tur kondisi awal sinyal kontrol R= dan OE=0, masukan data serial pada SE sesuai pada tabel hasil percobaan yang disinkronkan dengan tombol T (tombol ditekan setelah penyetingan data pada SE). mati dan catat keluaran dari register. telk telk Modul III. Register 4 t t t t t t t t t
telk telk 2. REGISTER PIPO (REGISTER PRLEL IN PRLEL OUT) Dengan kondisi awal sinyal kontrol S=, OE=0 dan R=, berilah masukan pada E5-E kemudaian ubah kondisi S=0. mati dan catat keluaran O-O5 setelah kondisi OE=.. REGISTER PISO (REGISTER PRLEL IN SERIL OUT) Pada register ini sinyal clock T berfungsi untuk menggeser data keluaran serial. Kondisi awal sinyal kontrol R=, dan S=. Masukan data paralel pada E-E5 sesuai tabel hasil percobaan, kemudian atur S=0. mati dan catat keluaran register O-O5. 4. REGISTER SIPO (REGISTER SERIL IN PRLEL OUT) Pada register ini sinyal clock T berfungsi untuk menggeser data masukan serial. tur kondisi awal sinyal kontrol R= dan OE=, masukan data serial pada SE sesuai pada tabel hasil percobaan yang disinkronkan dengan tombol T (tombol ditekan setelah penyetingan data pada SE). mati dan catat keluaran dari flip-flop. ktifkan OE=0, untuk melihat keluaran paralel register. telk telk Modul III. Register 5 t t t t t t t t t
telk telk Hasil Praktikum Teknik Digital Modul III REGISTER. Register SISO (Serial Input Serial Output) Klok Input Seri 0 0 2 0 0 4 5 6 0 7 0 8 0 9 0 0 0 2 0 4 0 5 6 0 7 0 8 0 9 0 20 0 2 22 2 24 25 26 27 28 29 0 telk Output Register O5 O4 O O2 O 2. Register PIPO (Paralel Input Paralel Output) INPUT PRLEL OUTPUT REGISTER E5 E4 E E2 E O5 O4 O O2 O telk Modul III. Register 5 t t t t t t t t t
telk telk Hasil Praktikum Teknik Digital. Register PISO (Paralel Input Serial Output) KLOK INPUT PRLEL OUTPUT REGISTER E5 E4 E E2 E O5 O4 O O2 O 0 2 4 5 0 2 4 5 4. Register SIPO (Serial Input Paralel Output) KLOK 0 2 4 5-0 2 4 5 - INPUT SERIL OE telk telk OUTPUT FLIP-FLOP OUTPUT REGISTER 5 4 2 O5 O4 O O2 O Modul III. Register 6 t t t t t t t t t