Simple As Posible - 1

Transkripsi

1 Simple As Posible - 1 (Pertemuan ke-16) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Endro Ariyanto Maret 2015

2 Organisasi dan Arsitektur Komputer CSG2G3/2015 #1

3 KOMPONEN SAP-1 PROGRAM COUNTER Mengirimkan ke memori alamat dari instruksi berikutnya yang akan diambil dan dilaksanakan. INPUT & MAR Bagian dari memori SAP-1, Selama komputer bekerja, alamat dari PC ditahan pada MAR. RAM 16 x 8 Memori SAP-1, tempat dimana instruksi dan data disimpan. INSTRUCTION REGISTER (IR) Lokasi dimana Instruksi yang diambil dari RAM diterjemahkan. ACCUMULATOR Untuk penyimpanan sementara selama komputer beroperasi. Organisasi dan Arsitektur Komputer CSG2G3/2015 #2

4 KOMPONEN SAP-1 TROLLER & SEQUENCER Pengendali Komputer : CP EP LM CE LI EI LA EA SU EU LB LO ADDER/SUBSTRACTOR Menggunakan 2 s Compl. Bila SU = 0 maka operasi yang dilakukan penjumlahan sebaliknya menjadi pengurangan. REGISTER B Register Buffer. Register ini digunakan dalam operasi aritmatika OUTPUT REGISTER Mengeluarkan isi ACCUMULATOR ke BINARY DISPLAY BINARY DISPLAY Terdiri dari 8 buah LED, yang akan menampilkan isi register keluaran. Masingmasing LED dihubungkan dengan sebuah flip-flop dari register keluaran. Organisasi dan Arsitektur Komputer CSG2G3/2015 #3

5 PEMROSESAN INSTRUKSI 1. Fase Pengambilan (Fetch Cycle), bersifat tetap yaitu 3 pulsa T1 : Address State T2 : Increment State T3 : Memory State 2. Fase Eksekusi (Execution Cycle), jumlah pulsa tergantung instruksi Organisasi dan Arsitektur Komputer CSG2G3/2015 #4

6 FETCH CYCLE E P PC A Cp PC A LM MAR Add/Sub MAR Add/Sub RAM B RAM B IR O IR O D D T 1 Address state T 2 Increment state Organisasi dan Arsitektur Komputer CSG2G3/2015 #5

7 FETCH CYCLE PC A CLK T1 T2 T3 T4 T5 T6 T1 MAR Add/Sub T1 CE RAM B T2 T3 LI IR O T4 T5 D T6 T 3 Memory state Organisasi dan Arsitektur Komputer CSG2G3/2015 #6

8 INSTRUKSI SAP-1 LDA address ; Isikan Accumulator (A) dengan isi yang ada di alamat address ADD address; Tambahkan isi A dengan isi yang ada di alamat address simpan di A SUB address ; Kurangkan isi A dengan isi yang ada di alamat address simpan di A OUT ; Tampilkan isi A ke Binary Display HLT ; Hentikan Proses di Komputer Organisasi dan Arsitektur Komputer CSG2G3/2015 #7

9 LDA (Load The Accumulator) PC A PC A L A LM MAR Add/Sub MAR Add/Sub RAM B CE RAM B E I IR O IR O D D T 4 Decode state T 5 RAM Accumulator Organisasi dan Arsitektur Komputer CSG2G3/2015 #8

10 LDA (Load The Accumulator) PC A MAR Add/Sub RAM B IR O D T 6 No operation Organisasi dan Arsitektur Komputer CSG2G3/2015 #9

11 ADD/SUB PC A PC A LM MAR Add/Sub MAR Add/Sub RAM B CE RAM B Lb E I IR O IR O D D T 4 Decode state T 5 RAM B Organisasi dan Arsitektur Komputer CSG2G3/2015 #10

12 ADD/SUB, OUT PC A L A PC A E A MAR Add/Sub E U MAR Add/Sub RAM B RAM B IR O IR O LO D D T 6 A = A + B T 4 O = A Organisasi dan Arsitektur Komputer CSG2G3/2015 #11

13 INSTRUKSI SAP-1 LDA 8H Misalkan : R8 = Eksekusi instruksi : LDA 8H Menghasilkan : A = Organisasi dan Arsitektur Komputer CSG2G3/2015 #12

14 INSTRUKSI SAP-1 ADD 9H Misalkan : A = R9 = Eksekusi instruksi : B = Menghasilkan : A = Organisasi dan Arsitektur Komputer CSG2G3/2015 #13

15 INSTRUKSI SAP-1 SUB CH Misalkan : A = RC = Eksekusi instruksi : B = Menghasilkan : A = Organisasi dan Arsitektur Komputer CSG2G3/2015 #14

16 MACHINE CYCLE INSTRUCTION CYCLE T 1 T 2 T 3 T 4 T 5 T 6 Pengambilan Eksekusi Siklus mesin Siklus instruksi T 1 T 2 T 3 T 4 T 5 T 6 T 1 T 2 T 3 T 4 T 5 T 6 Pengambilan Siklus mesin Eksekusi Eksekusi Siklus mesin Siklus instruksi Organisasi dan Arsitektur Komputer CSG2G3/2015 #15

17 ASSEMBLY & MACHINE LANG. Alamat Instruksi Alamat Instruksi 0H LDA 9H H ADD AH H ADD BH H SUB CH H OUT XXXX 5H HLT XXXX Organisasi dan Arsitektur Komputer CSG2G3/2015 #16

18 MICROPROGRAM SAP-1 MAKRO KEADAAN YANG AKTIF LDA T 4 1A3H L M, E I T 5 2C3H CE, L A T 6 3E3H Tidak Ada ADD T 4 1A3H L M, E I T 5 2E1H CE, L B T 6 3C7H L A, E U SUB T 4 1A3H L M, E I T 5 2E1H CE, L B T 6 3CFH L A, S U, L U OUT T 4 3F2H E A, L O T 5 3E3H Tidak Ada = C P E P L M CE L I E I L A E A S U E U L B L O T 6 3E3H Tidak Ada Organisasi dan Arsitektur Komputer CSG2G3/2015 #17

19 TOH Tuliskan program SAP-1 dalam bentuk Bahasa Assembly dan Bahasa Machine untuk Aritmatika berikut : Jika data tersimpan di memori mulai alamat 9H sampai CH!! Organisasi dan Arsitektur Komputer CSG2G3/2015 #18

20 Solusi Address 0H 1H 2H 3H 4H 5H 6H 7H 8H 9H AH BH CH Instruction LDA 9H ADD AH ADD BH SUB CH OUT HLT XXX XXX XXX 10H 14H 18H 20H Organisasi dan Arsitektur Komputer CSG2G3/2015 #19

21 TOH Tuliskan program SAP-1 dalam bentuk Bahasa Assembly dan Bahasa Machine untuk Aritmatika berikut : Jika data tersimpan di memori mulai alamat BH sampai FH!! Organisasi dan Arsitektur Komputer CSG2G3/2015 #20

22 TOH Misalkan sebuah 8085 menggunakan clock dengan frekuensi 4MHz. Instruksi ADD pada 8085 tsb membutuhkan 4 state untuk fetch cycle dan execution cycle. Berapa lama instruksi ADD pada 8085 tersebut berlangsung? Organisasi dan Arsitektur Komputer CSG2G3/2015 #21

23 Solusi Periode dari Clock diketahui : T = (1 / f) = 1 / 4 MHZ = 250 ns Jadi setiap state memerlukan 250 ns. Karena ADD membutuhkan 4 state maka mesin tsb memerlukan waktu 4 x 250 ns = 1000 ns = 1 μs Organisasi dan Arsitektur Komputer CSG2G3/2015 #22

24 Referensi Malvino, Albert Paul; Jerald A. Brown Digital Computer Electronics.3 rd edition. McGraw-Hill. New York Organisasi dan Arsitektur Komputer CSG2G3/2015 #23