Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

Transkripsi

1 Tahun kademik 2015/2016 Semester G13 Konfigurasi erangkat Keras Komputer S-1 agian 2 ohamad ani (H) -mail: mohamad.dani@gmail.com Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom pplied Science School Siklus engambilan <Fetch ycle> ontrol nit membangkitkan kata kendali untuk mengambil dan melaksanakan setiap instruksi. Setiap instruksi melewati beberapa keadaan pewaktuan <timing-state> Tstate = Keadaan T = periode-periode waktu pada saat mana terjadi perubahan isi register Tstate menggunakan ring counter T = T6T5TT3T2T1 1

2 Siklus engambilan <Fetch ycle> Tstate menggunakan ring counter T = T6T5TT3T2T1 - wal operasi kata T menunjukkan : T = ada pulsa clock berikutnya menghasilkan: T = T = T = T = T = Ring ounter T6 T5TT3T2T1 Siklus engambilan <Fetch ycle> iagram ewaktuan erpindahan keadaan T terjadi bila clock berubah dari 1 ke 0 2

3 Siklus engambilan <Fetch ycle> ddress State (T1 State) Keadaan T1 disebut ddress State karena alamat di dalam dipindahkan ke R (emory ddress Register) selama keadaan ini. Selama ddress State ini, sinyal yang aktif hanya pdan ada ddress State, controller-sequencer mengeluarkan kata kendali: N L L L S L L L ncrement State (T2 State) Keadaan T2 : keadaan penambahan 1 <ncrement State> karena hitungan pada dinaikkan dengan. Sinyal yang aktif. Kata kendalinya yaitu: N L L L S LL Siklus engambilan <Fetch ycle> emory State (T3 State) Keadaan T3 disebut emory State karena instruksi pada R dengan alamat yang ditunjuk dipindahkan dari memori/r ke nstruction Register. Selama emory State ini, sinyal yang aktif hanya dan ada emory State, controller-sequencer mengeluarkan kata kendali: N L L L S L L

4 Siklus engambilan <Fetch ycle> p L L R R R us W / S L S L L T1 State N L L L S L L N L L L S L L Siklus engambilan <Fetch ycle> p T2 State L N L L L S LL L L R R R / S S L L N L L L S L L

5 Siklus engambilan <Fetch ycle> p L L R R R / S L S L L T3 State Ketika dan L aktif, R siap mengirimkan data yang ditunjukkan oleh R ke bus W pada saat yang sama R mengambilnya. N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle> Siklus pelaksanaan terjadi pada T, T5 dan T6 Transfer-transfer register yang terjadi bergantung pada nstruksi yang dieksekusi. 5

6 Siklus ksekusi <xecution ycle>: nstruksi L Jika R telah diisi dengan kata L 9H, maka : R = Selama T : instruction field dikirim ke pengendali yang melakukan pendekodean dan address field diisikan ke dalam R dan L adalah bit aktif pada T Selama T5 : data yang ditunjuk dalam memori akan dikirimkan ke dalam kumulator. dan L adalah bit aktif pada T5 T6 adalah keadaan tanpa operasi (No-peration / N) Selama T6, semua register dalam keadaan tidak ktif Siklus ksekusi <xecution ycle>: nstruksi L us W p L T State L L R R R / S S L L N L L L S L L N L L L S L L 6

7 Siklus ksekusi <xecution ycle>: nstruksi L us W p L T5 State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi L us W p L T6 State L L R R R / S S L L N L L L S L L N L L L S L L 7

8 Siklus ksekusi <xecution ycle>: nstruksi L iagram ewaktuan Siklus ksekusi <xecution ycle>: nstruksi Jika R telah diisi dengan kata H, maka :R = Selama T : instruction field dikirim ke pengendali yang melakukan pendekodean dan address field diisikan ke dalam R dan L adalah bit aktif pada T Selama T5 : data yang ditunjuk dalam R disiapkan untuk dikirimkan ke dalam Register. an pengisian Register terjadi pada tepi positif clock. dan L adalah bit aktif pada T5 Selama T6, bagian menyiapkan kumulator. an pengisian hasil jumlahan ke kumulator terjadi pada tepi positif Selama clock. dan L adalah bit aktif pada T6

9 Siklus ksekusi <xecution ycle>: nstruksi us W p L T State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi us W p L T5 State L L R R R / S S L L N L L L S L L N L L L S L L 9

10 Siklus ksekusi <xecution ycle>: nstruksi us W p L T6 State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi iagram ewaktuan 10

11 Siklus ksekusi <xecution ycle>: nstruksi S Jika R telah diisi dengan kata S H, maka :R = Selama T : instruction field dikirim ke pengendali yang melakukan pendekodean dan address field diisikan ke dalam R dan L adalah bit aktif pada T Selama T5 : data yang ditunjuk dalam R disiapkan untuk dikirimkan ke dalam Register. an pengisian Register terjadi pada tepi positif clock. dan L adalah bit aktif pada T5 Selama T6, bagian menyiapkan kumulator. an pengisian hasil pengurangan ke kumulator terjadi pada tepi positif Selama clock. S, dan L adalah bit aktif pada T6 Siklus ksekusi <xecution ycle>: nstruksi S us W p L T State L L R R R / S S L L N L L L S L L N L L L S L L 11

12 Siklus ksekusi <xecution ycle>: nstruksi S us W p L T5 State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi S us W p L T6 State L L R R R / S S L L N L L L S L L N L L L S L L

13 Siklus ksekusi <xecution ycle>: nstruksi S iagram ewaktuan T1 T2 T3 T T5 T6 p L p L L S L Siklus ksekusi <xecution ycle>: nstruksi T Jika akhir siklus Fetch R berisi kata T, maka : R = 1110 XXXX Selama T : instruction field dikirim ke pengendali yang melakukan pendekodean dan engendali mengeluarkan kata kendali untuk memindahkan isi kumulator ke register Keluaran. dan L adalah bit aktif pada T ada keadaan T5 dan T6 tidak terjadi perasi (N) 13

14 Siklus ksekusi <xecution ycle>: nstruksi T us W p L T State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi T us W p L T5 State L L R R R / S S L L N L L L S L L N L L L S L L 1

15 Siklus ksekusi <xecution ycle>: nstruksi T us W p L T6 State L L R R R / S S L L N L L L S L L N L L L S L L Siklus ksekusi <xecution ycle>: nstruksi T iagram ewaktuan 15

16 Siklus ksekusi <xecution ycle>: nstruksi HLT Jika akhir siklus Fetch R berisi kata HLT, maka : R = 1111 XXXX nstruction Field dikirim ke pengendali yang melakukan pendekodean dan engendali mengeluarkan kata kendali untuk menghentikan operasi komputer dengan menghentikan clock. Tidak membutuhkan rutin kendali. Siklus esin dan Siklus nstruksi S-1 mempunyai nam keadaan T (3 untuk Fetch dan 3 untuk xecute) Siklus esin <c> S-1 memerlukan 1 Siklus esin untuk mengambil dan melaksanakan setiap instruksi. S-1 dengan clock frekuensi KHz ekivalen dengan periode 1 ms, maka 1 Siklus esin memerlukan waktu 6 ms. Jumlah keadaan T yang diperlukan untuk mengambil dan melaksanakan sebuah instruksi disebut Siklus nstruksi (nstruction ycle=c) S-1 c = c 16

17 KRRGR S-1 (1) engendali-pengurut mengeluarkan kata kendali yang masing-masing menimbulkan satu langkah kecil disebut ikronstruksi. akronstruksi adalah nstruksi-instruksi yang digunakan dalam pemrograman ssembly (L,, S, dll) ada S-1, 1 makroinstruksi terdiri dari 3 mikroinstruksi KRRGR S-1 (2) TL 17

18 R KNL atrik kendali menjadi sangat rumit untuk perangkat nstruksi yang lebih besar/banyak, sehingga memerlukan ratusan/ribuan gerbang logika engendali Secara H/W. Kata kendali yang disimpan dalam format mikroprogram ke dalam R engendali Secara S/W. enyederhanakan rangkaian engendali-engurut. KRRGR S-1 (2) 1

19 aftar ustaka lbert aul alvino, h.., igital omputer lectronics, 3rd dition, ab 10 ::. Terima Kasih.:: 19