Perancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung
|
|
- Yanti Rachman
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Perancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung Arnold Aribowo"', Thomas "' Abstract The processor is a very important part of the computer hardware components, which affects the whole system performance. Part of the processor's component, which performs the arithmetic and logic-related processes, is called Arithmetic/Logic Unit (ALU). One of this arithmetic processes is multiplication. The faster the processor accomplishes this process, the faster the computer system performs the data processing, especially related with arithmetic processes. To accelerate the speed of the multiplication process in the processor, the hardware implementation of fast multiplication method is needed. One of that methods, which is discussed in this paper, is Trachtenberg method. The hardware implementation of Trachtenberg method can be implemented with Very High Speed Integrated Circuit Hardware Description Language (VHDL). Before the hardware implementation is performed, the design of Trachtenberg Fast Multiplier Architecture should be accomplished. This paper focuses the discussion on the design of Trachtenberg Fast Multiplier Architecture. Thus, the hardware implementation by using VHDL is not discussed. The number being multiplied and the multiplier are limited to 4 digits in size. The trachtenberg method discussed in this paper is limited to the Direct Method Trachtenberg. Then, the architecture is called as Direct Method Trachtenberg Fast Multiplier Architecture. 1. Pendahuluan Prosesor adalah salah satu bagian dari sistem komputer yang sangat mempengaruhi kinerja sistem secara keseluruhan. Bagian dari Prosesor yang bertugas untuk melakukan proses aritmatika dan logika adalah ArithmeticA.ogic Unit (ALU). Salah satu proses aritmatika yang dilakukan adalah proses perkalian (multiplication). Semakin cepat prosesor melakukannya, maka semakin cepat proses bengolahan data pada sistem komputer yang berhubungan dengan proses aritmatika. Untuk dapat meningkatkan kecepatan proses perkalian yang dilakukan oleh prosesor, maka diperlukan metode perkalian cepat yang diimplementasikan pada prosesor. Pada umumnya, proses perkalian membutuhkan hasil sementara perkalian {intermediate result) yang selanjutnya dijumlahkan untuk memperoleh hasil akhir. Metode perkalian cepat yang dimaksud dalam hal ini adalah metode perkalian yang meminimalkan hasil sementara perkalian. Ada beberapa metode perkalian cepat, diantaranya adalah Booth Algorithm, dan Trachtenberg method. "' Dosen Tetap Jurusan Teknik Komputer, FIK - UPH (arnold@uph.edu) "' Dosen Tidak Tetap Jurusan Teknik Komputer, FIK - UPH (thomas@mail.tarumanagara.ac.id) Perancangan Arsitektur... (Arnold A., Thomas) 57
2 Metode perkalian cepat yang dibahas pada paper ini adalah metode Trachtenberg. Metode ini sering juga disebut 'stenografi matematika". Metode ini hanya memerlukan kemampuan menghitung dari satu sampai sebelas, meniadakan pembagian panjang seperti yang dikenal, dan menghilangkan daftar perkalian. Berdasarkan sejumlah langkah yang sederhana, metode ini mudah dikuasai dan memberikan keuntungan berupa kecepatan lebih besar, dan kemudahan dalam menangani bilangan. Perhitungan matematika dapat diselesaikan dalam waktu kurang dari 30 persen dari biasanya, dan metode derjgan sistem pengecekan cepat ini menjamin 99 persen dalam ketepatannya. Dalam kegunaannya, seperti dinyatakan pada suatu majalah pendidikan, "sistem kilat matematika dasar ini dapat membuat tiap orang dewasa biasa menjadi kalkulator yang sangat terarnpil, cepat, dan tepat" [8]. Metode perkalian cepat tersebut dapat diimplementasikan dengan perangkat lunak maupun perangkat keras. Dari segi kecepatan tentunya implementasi perangkat keras mempunyai kecepatan lebih tinggi dibandingkan implementasi dengan perangkat lunak. Untuk menghasilkan rancangan yang dapat dipakai ulang {reusable) maka bahasa pemrograman perangkat keras untuk mengimplementasikan metode Trachtenberg ini dapat dilakukan dengan bahasa pemrograman perangkat keras VHDL {Very High Speed Integrated Circuit Hardware Description Language) yang sudah mengikuti standar internasional IEEE. Secara keseluruhan, sistem yang dirancang disebut Fast Multiplier Trachtenberg Metode Langsung. Paper ini diawali dengan pembahasan singkat tentang perkalian cepat Trachtenberg metode langsung pada bagian 2. Perancangan arsitektur fast multiplier Trachtenberg metode langsung dibahas pada bagian 3. Kesimpulan paper ini disampaikan pada bagian Metode Perkalian Cepat Trachtenberg langsung Metode perkalian cepat Trachtenberg dikemukakan pertama kali oleh Jakow Trachtenberg, pendiri Institut Matematika di Zurich, Swiss. Metode ini tidak hanya cepat, tetapi juga sederhana. Metode ini berdasarkan prosedur yang berbeda dengan metode konvensional yang biasa dipelajari dan menghilangkan daftar perkalian panjang. Walaupun berdasarkan pada sederetan langkah yang memang harus dihafal pada awalnya, tetapi apabila sudah dikuasai, perhitungan dapat dikerjakan dengan sangat cepat [8]. Metode perkalian cepat Trachtenberg dapat dibagi kedalam 2 metode, yaitu metode langsung dan metode dua jar't. Metode Trachtenberg yang dibahas pada paper ini adalah metode langsung saja. Pada metode ini akan digunakan istilah pasangan dalam, pasangan luar dan jumlah perkalian pasangan dalam dan pasangan luar. Misalnya pada perkalian 3526 dengan 5482, dapat dilakukan dengan beberapa tahapan berikut ini: Langkah I: Karena bilangan kedua yang akan dikalikan dengan bilangan pertama terdiri dari 4 digit, maka pada bilangan pertama ditambahkan dengan 4 digit 0, sehingga menjadi: 0 58 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64
3 Langkah II : Digit paling kanan bilangan pertama, yaitu 6, dikalikan dengan digit paling kanan bilangan kedua, yaitu 2, diperoleh 12. Ditulis 2, disimpan 1. 2 Langkah III: Untuk memperoleh hasil bilangan selanjutnya, maka digunakan pasangan luar dan dalam. Angka yang saat ini akan dikerjakan adalah 2, karena angka tersebut tepat di atas tempat angka berikutnya yang merupakan jawaban. Jadi angka 2 tersebut merupakan salah satu pasangan luar. Angka tersebut akan dikalikan dengan pasangan luar yang lain, yaitu angka paling luar pada bilangan kedua, yaitu 2. Hasil perkalian pasangan luar adalah 2x2 = 4. Sedangkan pasangan dalamnya adalah angka yang berada di dalam kedua angka tersebut, yaitu 6, pada bilangan pertama, dan 8 pada bilangan kedua. Perkalian keduanya menghasilkan 48. Penjumlahan hasil kali pasangan luar dan hasil kali pasangan dalam memberikan hasil 52. Hasil tersebut ditambahkan dengan angka simpanan 1, sehingga menghasilkan 53. Selanjutnya ditulis hasil 3 dan disimpan Langkah IV: maka ada 3 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Karena ada tiga pasang angka maka pasangan angka tersebut dikatakan sebagai pasangan dalam, luar dan tengah. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 5, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 10. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 6, pada bilangan pertama dan 4 pada bilangan kedua. Perkalian keduanya menghasilkan 24. Pasangan tengah yang merupakan angka di antara pasangan luar dan dalam adalah 2 dan 8. Perkalian keduanya menghasilkan 16. Selanjutnya hasil penjumlahan ketiga bilangan hasil perkalian pasangan luar, dalam dan tengah adalah = 50. Ditambah dengan simpanan sebelumnya, yaitu 5 menghasilkan 55. Selanjutnya ditulis hasil 5 dan disimpan Langkah V: maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Karena ada 4 pasang angka maka pasangan angka tersebut dikatakan sebagai pasangan dalam, luar dan 2 pasang angka yang dikatakan sebagai pasangan tengah. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 3, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 6. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 6, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 30. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah Perancangan Arsitektur... (Arnold A., Thomas) 59
4 pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 5 dan 8. Perkalian keduanya menghasilkan 40. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 2 dan 4. Perkalian keduanya menghasilkan 8. Selanjutnya hasil penjumlahan keempat bilangan hasil perkalian pasangan luar, dalam dan tengah pertama, dan tengah kedua adalah = 84. Ditambah dengan simpanan sebelumnya, yaitu 5 menghasilkan 89. Selanjutnya ditulis hasil 9 dan disimpan Langkah VI: maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 2, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 10. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 5 dan 4. Perkalian keduanya menghasilkan 20. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 3 dan 8. Perkalian keduanya menghasilkan 24. Selanjutnya hasil penjumlahan keempat bilangan hasil perkalian pasangan luar, dalam, tengah pertama, dan tengah kedua adalah = 54. Ditambah dengan simpanan sebelumnya, yaitu 8 menghasilkan 62. Selanjutnya ditulis hasil 2 dan disimpan Langkah VII: maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 5, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 25. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 8. Perkalian keduanya menghasilkan 0. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 3 dan 4. Perkalian keduanya menghasilkan 12. Selanjutnya hasil penjumlahan kelima bilangan hasil perkalian pasangan luar, dalam, tengah pertama, tengah kedua dan tengah ketiga adalah = 37. Ditambah dengan simpanan sebelumnya, yaitu 6 menghasilkan 43. Selanjutnya ditulis hasil 3 dan disimpan Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64
5 LangkahVIII : maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 3, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 15. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 8. Perkalian keduanya menghasilkan 0. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 4. Perkalian keduanya menghasilkan 0. Selanjutnya hasil penjumlahan kelima bilangan hasil perkalian pasangan luar, dalam, tengah pertama, tengah kedua dan tengah ketiga adalah = 15. Ditambah dengan simpanan sebelumnya, yaitu 4 menghasilkan 19. Selanjutnya ditulis hasil 9 dan disimpan LangkahIX : Sebagai hasil akhirnya, simpanan dari proses sebelumnya, yaitu 1 diletakkan pada digit pertama sebelum angka yang merupakan hasil sebelumnya. Sehingga hasil akhirnya adalah Perancangan Arsitektur Fast Multiplier Metode Trachtenberg Langsung Karena digit yang akan dikalikan pada paper ini maksimum hanya terdiri dari 4 digit, maka arsitektur Fast Multiplier Trachtenberg metode langsung dapat disimbolkan seperti pada Gambar 1. dibawah ini. Terlihat bahwa arsitektur tersebut terdiri dari masukan bilangan a sebanyak 4 digit dikali dengan bilangan b sebanyak 4 digit yang menghasilkan keluaran bilangan q sebanyak 8 digit. oik ql[4..1 >1[4..1] qz[4..1 azc4-.l] q3[ I4..1] q4[4..1.4i4..i] q5[4..1 bit q»[4.. 1 bsc 4.. I 3 qti4.. 1 bg[4..1] qb[4..1 b4[ J 3C Gambar 1. Simbol Fast Multiplier Trachtenberg metode langsung Perancangan Arsitektur... (Arnold A., Thomas) 61
6 Masing-masing digit disimbolkan dengan bilangan biner 4 bit. Jadi persamaannya adalah q8q7q6q5q4q3q2q1 = b4b3b2b1 x a4a3a2a1. Clk merupakan masukan clock untuk sinkronisasi, masukan SC adalah masukan untuk memulai komputasi, sedangkan keluaran EC adalah keluaran yang menandakan selesainya komputasi. Berdasarkan metode trachtenberg langsung yang telah diuraikan sebelumnya pada bagian 2, maka dapat dirancang arsitektur dari Fast Multiplier Trachtenberg metode langsung. Berikut ini adalah perancangan arsitektur tersebut: Tahap 1: a a 1234x5678= a1xb1=4x8 = 32 = 2(q1) simpan 3 Pada tahap ini diperlukan sebuah multiplier, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 2: a b ba 1 234x567 8= a1xb2 + a2xb1 + simpanan=3x8 + 4x7 + 3 = = 55 = 5(q2) simpan 5 Pada tahap ini diperlukan 2 buah multiplier, sebuah penjumlah, sebuah pemisah Tahap 3: a b c c b a 1 234x567 8= a1xb3 + a2xb2 + a3xb1 + simpanan = 2x8 + 3x7 + 4x6 + 5 = = 66 = 6(q3) simpan 6 Pada tahap ini diperlukan 3 buah multiplier, sebuah penjumlah, sebuah pemisah Tahap 4: abed deba 1 234x567 8= a1xb4 + a2xb3 + a3xb2 + a4xb1 + simpanan = 1x8 + 2x7 + 3x6 + 4x5 + 6 = = 66 = 6(q4) simpan 6 Pada tahap ini diperlukan 4 buah multiplier, sebuah penjumlah, sebuah pemisah Tahap 5: a b c c ba 1 234x567 8= a2xb4 + a3xb3 + a4xb2 + simpanan = 1x7 + 2x6 + 3x5 +6 = = 40 = 0(q5) simpan 4 Pada tahap ini diperlukan 3 buah multiplier, sebuah penjumlah, sebuah pemisah Tahap 6: a b ba 1234x567 8= a3xb4 + a4xb3 + simpanan = 1x6 + 2x5 + 4 = = 20 = 0(q6) simpan 2 Pada tahap ini diperlukan 2 buah multiplier, sebuah penjumlah, sebuah pemisah 62 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64
7 Tahap 7: a a 1234x567 8= a4xb4 + simpanan =1x5 + 2 = 7 = 7(q7)simpan 0(q8) Pada tahap ini diperlukan sebuah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan. Uraian tahapan diatas merupakan perancangan arsitektur yang dimaksudkan. Berdasarkan arsitektur yang telah dirancang tersebut maka pada tahap selanjutnya dapat dilakukan implementasi modul-modul pendukungnya, dan akhirnya setelah semua modul-modul pendukung telah dirancang dan diuji maka tahapan berikutnya adalah melakukan integrasi semua modul-modul tersebut menjadi suatu Fast Multiplier Trachtenberg yang utuh. Implementasi arsitektur yang ditulis menggunakan VHDL tidak dibahas pada paper ini. 4. Kesimpulan Paper ini telah membahas perancangan arsitektur Fast Multiplier Metode Trachtenberg Langsung. Perancangan arsitektur yang telah dibuat pada paper ini dapat dikembangkan dengan melakukan implementasi melalui penulisan program dalam bahasa pemrograman perangkat keras VHDL, sehingga dapat diwujudkan prosesor yang lebih cepat dalam melakukan proses pengolahan data yang berhubungan dengan proses aritmatika. Daftar Pustaka [1] Altera Corporation, Digital Library, Altera Corporation, [2] Ashenden Peter J., The Designer's Guide to VHDL, Morgan Kaufmann Publishers,1996. [3] Green David, Modern Logic Design, addison Wesley, [4] Nelson V.P., Nagle H.T., Irwin D.J., Carroll B. D., Digital Logic Circuit Analysis and Design, Prentice Hall, [5] Pellerin David, Taylor Douglas, VHDL Made Easy!, Prentice Hall, [6] Salcic Zoran, S agic Asim, Digital Systems Design and Prototyping using Field Programmable Logic, Kluwer academic Publisher, [7] Skalhill Kevin, VHDL for Programmable Logic, Addison Wesley,1996. [8] Soeparmo.Sistem Kilat Matematika Dasar Metode Trachtenberg, PT Rosta Jayaputra, [9] Tinder Richard F., Digital engineering Design, A Modern Approach, Prentice Hall,1991. Perancangan Arsitektur... (Arnold A., Thomas) 63
8 Biodata Penulis Nama Lengkap Gelar yang diperoleh Afiliasi Jabatan Mata Kuliah yang diajar Research Interest : Arnold Aribowo : MT (Jurusan Teknik Elektro, UGM Yogyakarta) ST (Jurusan Teknik Elektro, UnDip, Semarang) : Jurusan Teknik Komputer, Universitas Pelita Harapan : Sekretaris Jurusan Teknik Komputer, UPH : Pengantar Sistem Komputer, Jaringan Komputer, Prinsip Bahasa Pemrograman, Matematika Diskrit, Sistem Berkas, Pemrograman Berorientasi Objek, Algoritma dan Pemrograman. : Pemrograman Logika, Penggunaan Pemrograman Logika pada Teknologi Web, agent system, Sistem Basis Data Relasional, Sistem Basis Data Deduktif 64 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64
IMPLEMENTASI FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS VHDL. Arnold Aribowo, ST.
IMPLEMENTASI FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS VHDL Arnold Aribowo, ST., MT dan Thomas" Abstract The processor is a very important part of the computer
Lebih terperinciPERANCANGAN DAN IMPLEMENTASI CHIP FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS AHDL PADA EPF10K30ETC144-1
PERANCANGAN DAN IMPLEMENTASI CHIP FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS AHDL PADA EPF10K30ETC144-1 Thomas Dosen Jurusan Teknik Elektro-FTI, Universitas
Lebih terperinciThomas, MT. * Abstract
PROPAGATION DELAY TIME DAN JUMLAH LOGIC CELL EPF10K30BC356-3 VERSUS UKURAN AHDL RIPPLE-CARRY ADDER PADA WYSIWYG PROJECT SYNTHESIS STYLE MENGGUNAKAN PERANGKAT LUNAK ALTERA MAX+PLUS II Thomas, MT. * Abstract
Lebih terperinciANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH. Hendra Setiawan 1*, Fahmi Nugraha 1. Jl. Kaliurang km.14.5, Yogyakarta 55582
ANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH Hendra Setiawan 1*, Fahmi Nugraha 1 1 Program Studi Teknik Elektro, Fakultas Teknologi Industri, Universitas Islam Indonesia Jl. Kaliurang km.14.5,
Lebih terperinciMULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had the evolution of personal
Lebih terperinciARITHMETIC & LOGICAL UNIT (ALU) Arsitektur Komputer
ARITHMETIC & LOGICAL UNIT (ALU) Arsitektur Komputer PENDAHULUAN Empat metoda komputasi dasar yang dilakukan oleh ALU komputer : penjumlahan, pengurangan, perkalian, dan pembagian. Rangkaian ALU dasar terdiri
Lebih terperinciBAB I PENDAHULUAN 1.1 LATAR BELAKANG
BAB I PENDAHULUAN 1.1 LATAR BELAKANG Perkembangan teknologi dijital telah menunjukkan pengaruh yang luar biasa bagi kehidupan manusia. Dimulai sejak kurang lebih era tahun 60-an dimana suatu rangkaian
Lebih terperinciFPGA Field Programmable Gate Array
FPGA Field Programmable Gate Array Missa Lamsani Hal 1 FPGA FPGA (Field Programable Gate Array) adalah rangkaian digital yang terdiri dari gerbanggerbang logika dan terinterkoneksi sehingga dapat terhubung
Lebih terperinciLAPORAN TAHUNAN PENELITIAN HIBAH BERSAING
LAPORAN TAHUNAN PENELITIAN HIBAH BERSAING METODE EFISIENSI AREA INTEGRATED CIRCUIT (IC) DENGAN REDUKSI WORDLENGTHS UNTUK MENINGKATKAN KINERJA PERANGKAT KOMPUTASI ELEKTRONIK Tahun ke 1 dari rencana 3 tahun
Lebih terperinciIMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN
IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL Fakultas Teknik Elektronika dan Komputer Universitas Kristen Satya Wacana Jalan Diponegoro
Lebih terperinciSistem Mikroprosesor
Sistem Mikroprosesor Enrollment Key: Sistem Mikroprosesor Kelas B: SM492SKB Sistem Mikroprosesor Kelas C: SM570SKC 1/total MIKROKOMPUTER Perkembangan Mikrokomputer 2/total Outline Perkembangan Mikroprosesor
Lebih terperinciPERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language)
KARYA PENELITIAN PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language) Oleh : Meicsy E. I. Najoan, ST. MT. * Abstrak. Penelitian
Lebih terperinciKonsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2)
Konsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016 Pokok Bahasan Pendahuluan Arsitektur
Lebih terperinciPENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE
Engelin SJ Pengaruh Sifat Inversi. PENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE (CMOS) STATIK 4-BIT Engelin Shintadewi Julian 1) 1) Department of Electrical Engineering,
Lebih terperinciImplementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL
Implementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL Agfianto Eko Putra 1, Heru Arif Yuliadi 2 1,2 Elektronika dan Instrumentasi (ELINS), FMIPA Universitas Gadjah Mada, Bulaksumur,
Lebih terperinciArsitektur Komputer. Pertemuan - 1. Oleh : Riyanto Sigit, S.T, M.Kom Nur Rosyid Mubtada i S.Kom Setiawardhana, S.T Hero Yudo Martono, S.
Arsitektur Komputer Pertemuan - 1 Oleh : Riyanto Sigit, S.T, M.Kom Nur Rosyid Mubtada i S.Kom Setiawardhana, S.T Hero Yudo Martono, S.T Politeknik Elektronika Negeri Surabaya - ITS 2005 ? Apa Tujuan Belajar
Lebih terperinciImplementasi Algoritma Genetika Pada Perhitungan Perkalian Berbasis Metode Trachtenberg
Implementasi Algoritma Genetika Pada Perhitungan Perkalian Berbasis Metode Trachtenberg Sendi Novianto Abstract : The calculation of multiplication is one part of the world of mathematics, theoretical
Lebih terperinciuntuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
Lebih terperinciMODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA Dwi Herlambang; Dicki Hugo Joputra; Rudy Susanto Computer Engineering Department, Faculty of Engineering, Binus University Jl. K.H. Syahdan No. 9, Palmerah, Jakarta
Lebih terperinciGERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh: Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had evolution in personal
Lebih terperinciBAB 1. Pendahuluan. diprogram secara digital ditemukan seperti IC sederhana seperti General Array
BAB 1 Pendahuluan 1.1 Latar Belakang Perkembangan dunia dalam segala aspek kehidupan makin hari semakin cepat apalagi belakangan ini sangat pesat sekali perkembangnya, terutama perkembangan pada dunia
Lebih terperinciPERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR UNIT KONTROL PADA PROSESSOR MULTIMEDIA
ISSN : 2355-9365 e-proceeding of Engineering : Vol.4, No.2 Agustus 2017 Page 2339 PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR UNIT KONTROL PADA PROSESSOR MULTIMEDIA LAYOUT VLSI DESIGN FOR CONTROL UNIT ARCHITECTURE
Lebih terperinciPROGRAMMABLE LOGIC CONTROLLER (PLC)
TI091209 [2 SKS] OTOMASI INDUSTRI MINGGU KE-12 PROGRAMMABLE LOGIC CONTROLLER (PLC) disusun oleh: Mokh. Suef Yudha Prasetyawan Maria Anityasari Jurusan Teknik Industri 1 OUTLINE PERTEMUAN INI Pengertian
Lebih terperinciPERKALIAN BINER BILANGAN N DIGIT DENGAN 3, 4, 5 DAN 6
PERKALIAN BINER BILANGAN N DIGIT DENGAN 3, 4, 5 DAN 6 Putut Sriwasito Staf Pengajar Jurusan Matematika FMIPA Universitas Diponegoro Jl. Prof. H. Soedarto, SH, Semarang, 50275 Abstract. In this paper we
Lebih terperinciPerancangan Aritmetic Logic Unit (ALU) pada FPGA
MODUL III Perancangan Aritmetic Logic Unit (ALU) pada FPGA I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan Aritmetic Logic Unit (ALU) pada IC FPGA dengan pendekatan
Lebih terperinciBAB I PENDAHULUAN 1.1. Latar Belakang
BAB I PENDAHULUAN 1.1. Latar Belakang Digital Signal Processor (DSP) merupakan satu jenis prosesor dari sekian banyak prosesor yang mengimplementasikan Harvard Architecture, yang berkembang dan dikembangkan
Lebih terperinciPengenalan VHDL. [Pengenalan VHDL]
Pengenalan VHDL A. Pengenalan Bahasa VHDL VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika
Lebih terperinciSATUAN ACARA PERKULIAHAN (SAP)
SATUAN ACARA PERKULIAHAN (SAP) Nama Mata Kuliah : Arsitektur Sistem Komputer Kode Mata Kuliah : TI 1 Bobot Kredit : 3 SKS Semester Penempatan : 4 Kedudukan Mata Kuliah : Mata Kuliah Keilmuan dan Keterampilan
Lebih terperinciDEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) ISSN:2085-6989 Oleh: Muhammad Irmansyah Jurusan Teknik Elektro Politeknik Negeri Padang Kampus Unand Limau Manis Padang ABSTRACT In middle
Lebih terperinciPERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1
PERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1 Disusun oleh Nama : Hannita Andriani NPM : 13410128 Jurusan : Teknik Elektro Dosen Pembimbing I : Dr. Wahyu Kusuma
Lebih terperinciARSITEKTUR DAN ORGANISASI KOMPUTER
ARSITEKTUR DAN ORGANISASI KOMPUTER PART 3: THE CENTRAL PROCESSING UNIT CHAPTER 9: COMPUTER ARITHMETIC PRIO HANDOKO, S.KOM., M.T.I. CHAPTER 9: COMPUTER ARITHMETIC Kompetensi Dasar Mahasiswa memiliki pengetahuan
Lebih terperinciTeknik Digital. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Teknik Digital Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Pendahuluan Perancangan H/W (1) Mengapa perancangan
Lebih terperinciIMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER Ferry Wahyu Wibowo STMIK AMIKOM Yogyakarta e-mail : ferrywahyuwibowo@scientist.com Abstraksi Paper ini membahas
Lebih terperinciBasic Arithmetic Computing. Team Dosen Telkom University 2016
Basic Arithmetic Computing Team Dosen Telkom University 2016 Arithmetic & Logic Unit Pekerjaan : menghitung Menangani integer Bisa menangani bilangan floating point (real) dengan algortima tertentu atau
Lebih terperinciFinite State Machine (FSM)
Finite State Machine (FSM) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Pendahuluan Apa beda rangkaian
Lebih terperinciBAB 1 PENDAHULUAN. dengan teknologi digital, maka perangkat tersebut memiliki sebuah integrated
BAB 1 PENDAHULUAN 1.1 Latar Belakang Teknologi digital kini sudah dapat dinikmati hampir di semua produk yang ada di sekitar kita. Mulai dari kamera, televisi, telepon, sampai mesin cuci. Jika sebuah perangkat
Lebih terperinciPENDAHULUAN. Pengenalan Arsitektur Dan Organisasi Komputer MODUL PERKULIAHAN. Fakultas Program Studi Tatap Muka Kode MK Disusun Oleh
MODUL PERKULIAHAN PENDAHULUAN Pengenalan Arsitektur Dan Organisasi Komputer Fakultas Program Studi Tatap Muka Kode MK Disusun Oleh Ilmu Komputer Teknik Informatika 01 15004 Tri Daryanto Abstract Membahas
Lebih terperinciLaboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
MODUL 2 PENGENALAN DESAIN MENGGUNAKAN FPGA Iskandar Setiadi (13511073) Asisten: Alfian Abdi / 13208044 Tanggal Percobaan: 01/10/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro -
Lebih terperinciAnalisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)
Analisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road
Lebih terperinciBAB I 1.PENDAHULUAN. kemampuan processing yang relatif lambat, tetapi kemampuan komputer ini
BAB I 1.PENDAHULUAN 1.1 Latar Belakang Kemajuan di era informasi selalu diimbangi dengan perkembangan teknologi. Perkembangan teknologi yang paling mudah untuk diamati adalah perkembangan teknologi komputer.
Lebih terperinciPengenalan Mikroprosessor
Pengenalan Mikroprosessor 1/total Outline Cental Processing Unit Bagian-bagian dari Mikroprosessor Kompleksitas Processor Perkembangan Microprocessor Computer Processing Speed Hukum Moore Trend Perkembangan
Lebih terperinciDASAR KOMPUTER DAN PEMROGRAMAN
BUKU AJAR DASAR KOMPUTER DAN PEMROGRAMAN oleh : RINTA KRIDALUKMANA, S.Kom, M.T. Program Studi Sistem Komputer Fakultas Teknik Universitas Diponegoro 2009 Kata Pengantar Puji syukur penulis panjatkan kepada
Lebih terperinciLampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara,
Lebih terperinciBAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Teknologi komunikasi digital telah berkembang dengan sangat pesat. Telepon seluler yang pada awalnya hanya memberikan layanan komunikasi suara, sekarang sudah
Lebih terperinciRead Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language)
Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl.
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH : Pengantar Organisasi dan Arsitektur Komputer Strata / Jurusan : Strata Satu / Sistem Informasi
SATUAN ACARA PERKULIAHAN MATA KULIAH : Pengantar Organisasi dan Arsitektur Komputer Strata / Jurusan : Strata Satu / Sistem Informasi Minggu ke Pokok Bahasan dan TIU Pengantar Memberikan penjelasan tentang
Lebih terperinciARSITEKTUR DAN ORGANISASI KOMPUTER
ARSITEKTUR DAN ORGANISASI KOMPUTER PART 2: THE SYSTEM CHAPTER 3 A TOP-LEVEL VIEW PRIO HANDOKO, S.KOM., M.T.I. CHAPTER 3 A TOP-LEVEL VIEW Kompetensi Dasar 1. Memahami struktur interkoneksi pada memori,
Lebih terperinciAnalisis Kinerja Matrix Multiplication Pada Lingkungan Komputasi Berkemampuan Tinggi (Cuda Gpu)
Analisis Kinerja Matrix Multiplication Pada Lingkungan Komputasi Berkemampuan Tinggi (Cuda Gpu) 1 Machudor Yusman, 2 Anie Rose Irawati, 3 Achmad Yusuf Vidyawan 1 Jurusan Ilmu Komputer FMIPA Unila 2 Jurusan
Lebih terperinciBagian 2 STRUKTUR CPU
Bagian 2 STRUKTUR CPU 1. KOMPUTER SEBAGAI MESIN 6 LEVEL Bahasa tingkat tinggi Bahasa Rakitan Mesin Sistem Operasi Arsitektur Perangkat Instruksi Arsitektur Mikro Logika Digital Berikut akan dibahas contoh
Lebih terperinciARSITEKTUR FPGA. Veronica Ernita K.
ARSITEKTUR FPGA Veronica Ernita K. Arsitektur Dasar FPGA Antifuse. Fine, Medium, dan Coarse-grained. MUX dan LUT Logic Block. CLB, LAB dan Slices. Fast Carry Chains. Embedded in FPGA. Processor Cores.
Lebih terperinciPERBANDINGAN KINERJA ADDER DENGAN TOPOLOGI MCC, CLA, DAN RCA 16-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN SOFTWARE ELECTRIC
PERBANDINGAN KINERJA ADDER DENGAN TOPOLOGI MCC, CLA, DAN RCA 16-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN SOFTWARE ELECTRIC Okthavianus Bayu Pamungkas *), Munawar Agus Riyadi, and Maman Somantri Departemen
Lebih terperinciARSITEKTUR SISTEM KOMPUTER. Wayan Suparta, PhD https://wayansuparta.wordpress.com/ 3 9 April 2018
ARSITEKTUR SISTEM KOMPUTER Wayan Suparta, PhD https://wayansuparta.wordpress.com/ 3 9 April 2018 Penjumlahan dan Pengurangan Operasi Penjumlahan Operasi Pengurangan Aturan umum 0 + 0 = 0 0 + 1 = 1 1 +
Lebih terperinciMata Kuliah : Bahasa Rakitan
Mata Kuliah : Bahasa Rakitan Materi ke-1 Pengantar Bahasa Rakitan Apa itu Bahasa Rakitan? Bahasa Pemrograman yang Berorientasi Mesin Korespondensi satu-satu antara statement dan native bahasa mesin Pencocokkan
Lebih terperinciKONSEP PENDAHULUAN. Sistem Digital
KONSEP PENDAHULUAN Sistem Digital SILABUS Pendahuluan sistem digital: Konsep dasar sistem digital Sistem bilangan Konversi sistem bilangan Aljabar Boolean Peta Karnaugh Rangkaian Sequential Design dan
Lebih terperinciArsitektur dan Organisasi
Arsitektur dan Organisasi Komputer 6-1 Aditya Wikan Mahastama, S.Kom Week 9 Computer Arithmetic (1) ALU dan Operasi Integer Arithmetic & Logic Unit Arsitektur dan Organisasi Komputer Tugas ALU: Melakukan
Lebih terperinciPertemuan Ke-1 PENDAHULUAN
Pertemuan Ke-1 PENDAHULUAN Komputer adalah merupakan suatu peralatan pemrosesan data yang cukup kompleks, bukan saja sekedar peralatan yang terdiri dari hardware dan software saja tetapi merupakan suatu
Lebih terperinciDAFTAR ISI DAFTAR TABEL DAFTAR GAMBAR BAB I PENDAHULUAN
ABSTRACT Nowadays, Information exchange become more easy as the technology progress growing fast. This could unite peolple from around the world without knowing time and place. Cryptography has become
Lebih terperinciMENINGKATKAN KECEPATAN KOMPUTASI UNTUK PENGAMBILAN KEPUTUSAN (KLASIFIKASI) MELALUI REDUKSI DIGIT NUMERIK TAK SIGNIFIKAN
MENINGKATKAN KECEPATAN KOMPUTASI UNTUK PENGAMBILAN KEPUTUSAN (KLASIFIKASI) MELALUI REDUKSI DIGIT NUMERIK TAK SIGNIFIKAN Kuspriyanto, Samiran, Tri Aulat Junarwoto Sekolah Teknik Elektro dan Informatika
Lebih terperinciCPU PERKEMBANGAN ARSITEKTUR CPU. ( Central Processing Unit )
CPU ( Central Processing Unit ) PERKEMBANGAN ARSITEKTUR CPU CPU terdiri dari beberapa bagian yang berbeda yang saling berintegrasi dalam membentuk fungsinya secara bersamaan. Pada bagian ini akan dibahas
Lebih terperinciMuhammad Adri Abstrak
Pengantar Arsitektur Komputer 4 Rangkaian Aritmatika Muhammad Adri mhd.adri@unp.ac.id http://muhammadadri.wordpress.com Abstrak Rangkaian aritmatika merupakan salah satu inti pembahasan dalam pengantar
Lebih terperinciGARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP)
Mata Kuliah : Arsitektur Komputer Bobot Mata Kuliah : 3 Sks GARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP) Deskripsi Mata Kuliah : kepada mahasiswa secara mendalam mengenai konsep-konsep dari fungsi dan struktur
Lebih terperinciPerancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider
Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Lebih terperinciOrganisasi Sistem Komputer
Organisasi Sistem Komputer Materi I (Pendahuluan) Dr. Hary Budiarto Program Pasca Sarjana Universitas Putra Indonesia YPTK Padang Materi Perkuliahan (6 Juni 2008) Materi 1 (Pengantar Organisasi Komputer)
Lebih terperinciSIMULASI GERBANG LOGIKA MENGGUNAKAN BAHASA PEMROGRAMAN BORLAND DELPHI 7.0. Disusun oleh: MOHAMAD FATCHUR ROHMAN J0D
SIMULASI GERBANG LOGIKA MENGGUNAKAN BAHASA PEMROGRAMAN BORLAND DELPHI 7.0 Disusun oleh: MOHAMAD FATCHUR ROHMAN J0D 003 018 PROGRAM STUDI DIPLOMA III INSTRUMENTASI & ELEKTRONIKA JURUSAN FISIKA FAKULTAS
Lebih terperinciPengenalan Sistem Bilangan Biner dan Gerbang Logika
Pengenalan Sistem Bilangan Biner dan Gerbang Logika Silabus Materi : Pengenalan Sistem Bilangan Biner dan Gerbang Logika Pada materi ini akan dikenalkan tentang sistem bilangan biner serta berbagai operasi
Lebih terperinciLAPORAN TAHUNAN PENELITIAN HIBAH BERSAING
LAPORAN TAHUNAN PENELITIAN HIBAH BERSAING METODE EFISIENSI AREA INTEGRATED CIRCUIT (IC) DENGAN REDUKSI WORDLENGTHS UNTUK MENINGKATKAN KINERJA PERANGKAT KOMPUTASI ELEKTRONIK Tahun ke 2 dari rencana 3 tahun
Lebih terperinciMetodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC))
Metodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM
Lebih terperinciDESAIN SKEMATIK ALGORITMA HISTOGRAM UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field Programmable Gate Array)
DESAIN SKEMATIK ALGORITMA HISTOGRAM UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field Programmable Gate Array) Atit Pertiwi 1 Sarifudin Madenda 2 Sunny Arief Sudiro 3 1,2,3 Jurusan Sistem Komputer,
Lebih terperinciPERANCANGAN & SIMULASI UART (UNIVERSAL ASYNCHRONOUS RECEIVER TRANSMITTER) DENGAN BAHASA PEMROGRAMAN VHDL
PERANCANGAN & SIMULASI UART (UNIVERSAL ASYNCHRONOUS RECEIVER TRANSMITTER) DENGAN BAHASA PEMROGRAMAN VHDL Disusun oleh : Nama : David NRP : 0522107 Jurusan Teknik Elektro, Fakultas Teknik,, Jl. Prof. Drg.
Lebih terperinciDASAR DIGITAL. Penyusun: Herlambang Sigit Pramono DEPARTEMEN PENDIDIKAN NASIONAL DIREKTORAT PENDIDIKAN MENENGAH KEJURUAN
DASAR DIGITAL Penyusun: Herlambang Sigit Pramono DEPARTEMEN PENDIDIKAN NASIONAL DIREKTORAT PENDIDIKAN MENENGAH KEJURUAN PROYEK PENGEMBANGAN SISTEM DAN STANDAR PENGELOLAAN SMK 2 KATA PENGANTAR Modul ini
Lebih terperinciPERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA
ISSN : 2355-9365 e-proceeding of Engineering : Vol.4, No.2 Agustus 2017 Page 2228 PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA VLSI LAYOUT DESIGN FOR INSTRUCTION SET
Lebih terperinciArsitektur Komputer. Pertemuan ke-2 - Aritmatika Komputer >>> Sistem bilangan & Format Data - Perkembangan Perangkat Keras Komputer
Arsitektur Komputer Pertemuan ke-2 - Aritmatika Komputer >>> Sistem bilangan & Format Data - Perkembangan Perangkat Keras Komputer ARITMATIKA KOMPUTER Materi : Englander, bab 2 dan 3 Stallings, bab 8 IEEE
Lebih terperinciSATUAN ACARA PERKULIAHAN UNIVERSITAS GUNADARMA
Mata Kuliah Kode / SKS Program Studi Fakultas : Pemrograman Devais FPGA : IT012254 / 2 SKS : Sistem Komputer : Ilmu Komputer & Teknologi Informasi 1 Pengenalan dan konsep dasar FPGA TIU: konsep dasar FPGA
Lebih terperinciOrganisasi dan Arsitektur Komputer : Perancangan Kinerja
Organisasi dan Arsitektur Komputer : Perancangan Kinerja (William Stallings) Chapter 1 Pendahuluan Komputer sebagai sebuah sistem yang berhirarki Komputer dapat dianggap sebagai struktur sejumlah komponen
Lebih terperinciPenggunaan Software Multimedia Logic Untuk Mengecek Kebenaran Rangkaian Logika Berdasarkan Peta Karnough
Penggunaan Software Multimedia Logic Untuk Mengecek Kebenaran Rangkaian Logika Berdasarkan Peta Karnough Oleh : Akik Hidayat Jurusan Matematika FMIPA UNPAD Abstrak Arithmetic and Logic Unit (ALU) merupakan
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH ORGANISASI SISTEM KOMPUTER KODE / SKS : KD / 3
Minggu Pokok Bahasan ke dan TIU 1 Evolusi Komputer Sejarah Kalkulator Mekanik Evolusi Komputer Generasi Lanjut Sub Pokok Bahasan dan Sasaran Belajar Cara Pengajaran Media Tugas Referensi 2 Sistem Bilangan,
Lebih terperinciSATUAN ACARA PERKULIAHAN (SAP)
SATUAN ACARA PERKULIAHAN (SAP) Nama Mata Kuliah : Pemrograman Database Kode Mata Kuliah : SI 043 Bobot Kredit : 3/1 SKS Semester Penempatan : V Kedudukan Mata Kuliah : Mata Kuliah Keahlian Berkarya Mata
Lebih terperinciSILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktifitas Pembelajaran
SILABUS MATAKULIAH Revisi : 2 Tanggal Berlaku : Maret 2014 A. Identitas 1. Nama Matakuliah : A11. 54403/ Organisasi dan Arsitektur Komputer 2. Program Studi : Teknik Informatika-S1 3. Fakultas : Ilmu Komputer
Lebih terperinciPERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA
PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA TESIS Karya tulis sebagai salah satu syarat untuk memperoleh gelar Magister dari Institut Teknologi Bandung Oleh DEDI TRIYANTO NIM
Lebih terperinciSATUAN ACARA PERKULIAHAN
Topik Bahasan : Konsep Organisasi dan Arsitektur Sistem Komputer Tujuan Pembelajaran Umum : Mahasiswa dapat memaparkan tentang organisasi dan arsitektur komputer melihat bagaimana (kompetensi) rancangan
Lebih terperinciRepresentasi Bilangan Digital (Bagian 2)
(Bagian 2) Kuliah#10 TKC-205 Sistem Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ 1 Preview Kuliah Rangkaian
Lebih terperinciRENCANA PEMBELAJARAN SEMESTER (RPS)
RENCANA PEMBELAJARAN SEMESTER (RPS) IK2134 ORGANISAI DAN ARSITEKTUR KOMPUTER Disusun oleh: PROGRAM STUDI ILMU KOMPUTASI FAKULTAS INFORMATIKA TELKOM UNIVERSITY LEMBAR PENGESAHAN Rencana Semester (RPS) ini
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH ORGANISASI DAN ARSITEKTUR KOMPUTER KODE MK: TE055217
SATUAN ACARA PERKULIAHAN MATA KULIAH ORGANISASI DAN ARSITEKTUR KOMPUTER KODE MK: TE055217 MINGGU KE POKOK BAHASAN DAN TIU PENGANTAR SUB POKOK BAHASAN DAN SASARAN BELAJAR 1. Arsitektur komputer dan Organisasi
Lebih terperinciBAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Perkembangan teknologi komunikasi dalam sepuluh tahun terakhir meningkat dengan sangat cepat. Salah satunya adalah televisi digital. Televisi digital adalah
Lebih terperinciPERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i
PERANCANGAN FILTER FIR MENGGUNAKAN SOFTWARE XILINX ISE 9.2i A. PENDAHULUAN Filter FIR yang dirancang memiliki persamaan sebagai berikut. ( ) ( ) ( ) ( ) Gambar struktur (diagram blok) dari filter ini adalah
Lebih terperinciPAKET SOFTWARE UNTUK SIMULASI GERBANG LOGIKA DASAR. Bunyamin Dosen Fakultas Teknik Universitas Haluoleo
PAKET SOFTWARE UNTUK SIMULASI GERBANG LOGIKA DASAR Bunyamin Dosen Fakultas Teknik Universitas Haluoleo Abstract Object of the research is to create a software that can simulate work principle of the basic
Lebih terperinciPERANCANGAN SISTEM PENDUKUNG KEPUTUSAN PENENTUAN JUMLAH PRODUKSI DENGAN METODE TSUKAMOTO (Studi Kasus pada PT Tanindo Subur Prima) SKRIPSI
PERANCANGAN SISTEM PENDUKUNG KEPUTUSAN PENENTUAN JUMLAH PRODUKSI DENGAN METODE TSUKAMOTO (Studi Kasus pada PT Tanindo Subur Prima) SKRIPSI LUNAWATI 071401045 PROGRAM STUDI S1 ILMU KOMPUTER DEPARTEMEN ILMU
Lebih terperinciARITMATIKA PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN PENDIDIKAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI MAKASSAR 2011
MATA KULIAH: 1 PERTEMUAN 11 ARITMATIKA PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN PENDIDIKAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI MAKASSAR 2011 BY AYU ANGGRIANI H BY AYU ANGGRIANI
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH ORGANISASI SISTEM KOMPUTER (MI) KODE / SKS KK /2
tentang maksud perkuliahan, bilangan biner, aljabar bolean, gerbang logika dan flipflop. SATUAN ACARA PERKULIAHAN MATA KULIAH ORGANISASI SISTEM KOMPUTER (MI) KODE / SKS KK-03209/2 Minggu Pokok Bahasan
Lebih terperinciLogika dan Komputer (Logic and Computers) Pengantar Rekayasa Desain 1 Dian Retno Sawitri
Logika dan Komputer (Logic and Computers) Pengantar Rekayasa Desain 1 Dian Retno Sawitri Hukum Moore Pada akhir 1960, ditemukan IC (Integrated Circuit), dan komputer mulai menyusut dalam ukuran dan harga
Lebih terperinciDari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.
PERCOBAAN DIGITAL 03 PENJUMLAH (ADDER) 3.1. TUJUAN PERCOBAAN Mahasiswa mengenal, mengerti, dan memahami: 1. Operasi half adder dan full adder. 2. Operasi penjumlahan dan pengurangan biner 4 bit. 3.2. TEORI
Lebih terperinciANALISIS KINERJA DAN IMPLEMENTASI ALGORITMA KOMPRESI ARITHMETIC CODING PADA FILE TEKS DAN CITRA DIGITAL SKRIPSI SARIFAH
ANALISIS KINERJA DAN IMPLEMENTASI ALGORITMA KOMPRESI ARITHMETIC CODING PADA FILE TEKS DAN CITRA DIGITAL SKRIPSI SARIFAH 061401090 PROGRAM STUDI S1 ILMU KOMPUTER DEPARTEMEN ILMU KOMPUTER FAKULTAS MATEMATIKA
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH : Arsitektur Komputer Strata / Jurusan : Diploma Tiga / Teknik Komputer
SATUAN ACARA PERKULIAHAN MATA KULIAH : Arsitektur Komputer Strata / Jurusan : Diploma Tiga / Teknik Komputer Minggu ke Pokok Bahasan dan TIU Pengantar Sub Pokok Bahasan dan Sasaran Belajar. Arsitektur
Lebih terperinciSATUAN ACARA PERKULIAHAN UNIVERSITAS GUNADARMA
Mata Kuliah Kode / SKS Program Studi Fakultas : Mikrokomputer : AK012312 / 3 SKS : Sistem Komputer : Ilmu Komputer & Teknologi Informasi 1, 2 Pendahuluan Mengetahui sejarah permbangan & menjelaskan konsep
Lebih terperinciPERANCANGAN MULTIPLIER SEKUENSIAL 8-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN PERANGKAT LUNAK ELECTRIC
PERANCANGAN MULTIPLIER SEKUENSIAL 8-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN PERANGKAT LUNAK ELECTRIC Brama Yoga Satria *), Munawar Agus Riyadi, and Muhammad Arfan Departemen Teknik Elektro, Universitas
Lebih terperinciBAB I PENDULUAN 1.1 Pengertian Digital
BAB I PENDULUAN 1.1 Pengertian Digital Apa itu digital? Mungkin itu pertanyaan yang akan muncul ketika kita berbicara mengenai Sistem Digital. Untuk menjawab pertanyaan tersebut ada baiknya kita tinjau
Lebih terperinciOPTIMALISASI ALGORITMA DAN QUERY DENGAN MENGEKSPLOITASI KEMAMPUAN PROSESOR MULTI-CORE STUDI KASUS: PENGEMBANGAN SISTEM PENGOLAHAN DATA PERPAJAKAN PNS
i Tesis OPTIMALISASI ALGORITMA DAN QUERY DENGAN MENGEKSPLOITASI KEMAMPUAN PROSESOR MULTI-CORE STUDI KASUS: PENGEMBANGAN SISTEM PENGOLAHAN DATA PERPAJAKAN PNS ANTONIUS BIMA MURTI WIJAYA No. Mhs.: 115301622/PS/MTF
Lebih terperinciPURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL
PURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL Agfianto Eko Putra 1, Arsyad Muhammad Fajri 2 1,2 ) Program Studi Elektronika & Instrumentasi, Jurusan Fisika Fakultas MIPA,
Lebih terperinciComparator, Parity Generator, Converter, Decoder
Comparator, Parity Generator, Converter, Decoder Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015 Bahan Presentasi
Lebih terperinciMikroprosesor. Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1
Mikroprosesor Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1 Mikroprosesor Mikroprosesor(µP): suatu rangkaian digital yang terdiri atas 3 bagian utama, yaitu : ALU (Arithmetic and Logic Unit), Register
Lebih terperinci