BAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah

Transkripsi

1 BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Perkembangan teknologi komunikasi dalam sepuluh tahun terakhir meningkat dengan sangat cepat. Salah satunya adalah televisi digital. Televisi digital adalah suatu sistem telekomunikasi untuk menyiarkan dan menerima data video dan audio dengan menggunakan sinyal digital. Salah satu standar televisi digital adalah DVB-T (Digital Video Broadcasting Terestrial) yang digunakan oleh DVB European Consortium Standard untuk penyiaran televisi digital terestrial. Teknik multplexing yang digunakan dalam transmisi DVB-T adalah OFDM (Ortogonal Frequency Division Multiplexing). OFDM adalah sebuah teknik multiplexing yang menggunakan banyak sub-carrier yang berdekatan namun ortogonal. Masingmasing sub-carrier tersebut dapat digunakan untuk mengirimkan data secara paralel. Pada OFDM, frekuensi dari masing-masing subcarrier dipilih agar ortogonal satu sama lain. Sehingga secara teoritis, Inter Sybol Interference (ISI) antar subcarrier tidak terjadi dan tidak diperlukan guard band antar carrier. Tambahan lagi OFDM telah terbukti handal untuk transmisi pada kanal fading[1]. Sub carrier yang orthogonal tersebut dengan mudah dapat dibentuk dengan menggunakan FFT dan IFFT. Hal ini mengakibatkan sistem berbasis OFDM mudah direalisasikan secara hardware. DVB-T memiliki 2 mode modulasi FFT yaitu mode 2k dan mode 8k. Mode 2k menggunakan algoritma IFFT 2048 titik untuk modulasi dan FFT 2048 titik untuk demodulasinya. Sedangkan mode 8k menggunakan IFFT dan FFT yang lebih besar yaitu 8192 titik[2]. Sistem IFFT dan FFT yang baik sangat berperan dalam proses modulasi dan demodulasi simbol sinyal. Keduanya adalah kombinasi untuk mengubah sinyal (simbol OFDM) dari domain frekuensi ke domain waktu dan sebaliknya. 1

2 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T TujuanTugas Tujuan dari tugas akhir ini adalah mendesain modul 2k FFT-IFFT Core prosesor untuk aplikasi istem DVB-T. Rancangan harus synthesizable dan dapat diimplementasikan pada level FPGA. Desain dimodelkan dengan Matlab dan diimplementasikan pada level RTL dengan menggunakan VHDL (Very High Speed IC Hardware Description Language) dan disintesis dengan menggunakan Xilinx ISE 9.1i. Target rancangan yang harus dipenuhi adalah sebagai berikut : Rancangan dapat diimplementasikan pada FPGA XTremeDSP-IV Virtex-4 XC4VSX35-10FF668. Rancangan dapat bekerja dengan frekuensi clock minimum sebesar 40 MHz. Rancangan memiliki throughtput sebesar 10 M simbol/s. Input data adalah data kontinyu. FFT-IFFT Core yang dirancang dapat melakukan komputasi 2048-point FFT maupun IFFT dengan format data bilangan kompleks fixed point 2x14 bit. Hasil komputasi dapat diverifikasi pada level simulasi fungsional dan pada implementasi FPGA berdasarkan model 2048-point FFT-IFFT Matlab dan fungsi FFT-IFFT library dari Matlab. 1.3 Batasan Masalah Pada tugas akhir ini, pembahasan dibatasi pada perancangan dan implementasi FFT dan IFFT core untuk mode 2k. Sistem ini dirancang berdasarkan stadar DVB-T yang dikeluarkan oleh ETSI 1 yaitu Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital terrestrial television (ETSI EN V1.5.1). Sistem yang dirancang merupakan sebuah core yang mampu melakukan komputasi 2048-point IFFT maupun FFT berdasarkan pengesetan yang dilakukan oleh user (atau oleh modul lainnya). Kedudukan 2k FFT-IFFT Core (modulasi OFDM) pada sistem pengirim dan penerima DVB-T ditunjukkan pada Gambar 1-1 dan Gambar ETSI adalah sebuah organisasi non-profit, independen untuk membuat standarisasi pada industri telekomunikasi terutama untuk pembuat periferal dan operator jaringan di Eropa.

3 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T 3 Gambar 1-1 Kedudukan sistem modulasi pada sistem pengirim DVB-T Gambar 1-2 Kedudukan sistem demodulasi (FFT) pada sistem penerima DVB-T

4 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T 4 Beberapa pembatasan masalah dalam perancangan 2k FFT-IFFT Core adalah sebagai berikut : 1. Desain 2k FFT-IFFT Core yang dilakukan menggunakan format data fixed point dengan pendekatan variable datapath. 2. Lebar bit input dan output adalah 2x14-bit (28-bit data kompleks). 3. Lebar bit twiddle factor adalah 2x12-bit (24-bit data kompleks). 4. Data input dan output adalah nilai kompleks (a+jb) dengan besar nilai a <2 dan b <2. 5. Data input adalah simbol OFDM dengan 2048 subcarrier dalam domain frekuensi (untuk IFFT) atau domain waktu (untuk FFT). 6. Penguatan yang diperoleh dari kanal komunikasi dianggap tidak ada atau telah dapat diatasi dengan sistem gain control diluar sistem yang dibuat. 7. Tidak ada kontrol untuk mengatasi overflow maupun sistem data scaling untuk mengatasi underflow (sistem dirancang sedemikian rupa agar tidak terjadi overflow dan meminimalisasi efek underflow, namun sistem yang dirancang tidak menjamin keduanya tidak terjadi akibat adanya pengaruh dari luar). 8. Tidak ada unit pengurutan data (reorder unit). Unit ini akan digabungkan dengan unit lain diluar 2k FFT-IFFT Core. 9. Standar untuk verifikasi fungsionalitas desain adalah fungsi FFT dan IFFT dari library Matlab. 10. Target rancangan adalah board XTremeDSP dengan FPGA Xilinx Virtex-4 XC4VSX25-10F Synthesis tool adalah Xilinx ISE 9.1i service pack 3.

5 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T Tahapan Pengerjaan Tugas Akhir Perancangan 2k FFT-IFFT Core ini dilakukan secara bertahap sesuai dengan urutan proses sebagai berikut : 1. Menentukan algoritma FFT yang akan digunakan. Pada tahap ini dipilih algoritma yang akan digunakan. Pemilihan algoritma didasarkan pada spesifikasi sistem yang diberikan dan tujuan dari perancangan. 2. Membuat deskripsi matematis. Algoritma yang telah dipilih kemudian dibuat deskripsi matematisnya. Deskripsi inilah yang akan menjadi dasar aliran komputasi pada pemodelan sistem. 3. Membuat Matlab model. Pada tahap ini dibuat sebuah model algoritma perhitungan 2048-point FFT dan IFFT menggunakan Matlab. Model algoritma tersebut dibandingkan performanya dengan fungsi FFT dan IFFT dari library Matlab. Apabila telah dianggap dapat berfungsi dengan baik maka tahap selanjutnya dapat dilaksanakan, jika tidak maka proses perancangan akan diulangi dari awal. 4. Pemilihan arsitektur dan perancangan datapath. Berdasarkan model dan spesifikasi sistem, dipilih sebuah struktur arsitektur yang dianggap dapat memenuhi spesifikasi sistem. Struktur arsitektur ini kemudian dipakai sebagai dasar perancangan datapath sistem. Datapath sistem dibentuk dari unit-unit mikro-arsitektur menggunakan elemen digital logic seperti register, multiplekser, dekoder, dan sebagainya. 5. Pembuatan kode VHDL dan simulasi fungsional. Pada tahap ini unit-unit mikro-arsitektur dimodelkan dalam kode VHDL. Simulasi fungsional dilakukan untuk memverifikasi fungsionalitas dari desain yang dibuat. Proses ini dilakukan berulang kali sehingga didapatkan suatu desain yang berfungsi secara benar. 6. Sintesis desain dan simulasi gate-level. Melakukan sistesis sehingga dihasilkan deskripsi desain dalam gate-level. Simulasi gate-level dilakukan untuk memverifikasi fungsionalitas hasil sinte-

6 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T 6 sis. Apabila fungsionalitas sirkuit berubah setelah sintesis maka kode VHDL diperiksa kembali apakah terdapat kode yang tidak dapat disintesis. 7. Implementasi pada FPGA. Desain yang sudah benar secara fungsional diimplementasikan pada FPGA. Pada tahap ini dibuat beberapa modul pendukung. Modul-modul ini diperlukan agar fungsionalitas sistem dapat terlihat. Sebagai contoh modul untuk berkomunikasi dengan host-pc agar data keluaran dari sistem dapat diverifikasi. Gambar 1-3 Metodologi perancangan 2k FFT-IFFT Core

7 Desain dan Implementasi 2k Pipeline FFT-IFFT Core untuk DVB-T Sistematika Penulisan Laporan Laporan tugas akhir ini disusun secara sistematis dalam beberapa bab dengan deskripsi singkat dari tiap bab sebagai berikut : BAB 1 Merupakan bab pendahuluan dari laporan tugas akhir. Bab ini berisi latar belakang dari topik yang dipilih, tujuan yang ingin dicapai, batasan dari topik, tahapan pengerjaan, dan sistematika penulisan laporan. BAB 2 Bab ini membahas tentang dasar teori dan perkembangan algoritma FFT. Bab ini juga membahas tentang penggunaan FFT dan IFFT dalam sistem OFDM dan despkripsi spesifikasi 2k FFT-IFFT Core yang akan dibuat. BAB 3 Bab ini membahas tentang proses penentuan algoritma yang akan digunakan, deskripsi matematis dari algoritma tersebut, pembuatan model Matlab, dan pengukuran performa model. BAB 4 Bab ini membahas tentang proses pemilihan arsitektur, perancangan datapath, dan penjelasan detail mengenai masing-masing unit mikro-arsitektur yang dibuat. BAB 5 Bab ini membahas tentang proses verifikasi yang dimulai dari simulasi fungsional, proses sintesis, simulasi gate-level hingga implementasi sistem pada FPGA. BAB 6 Berisi kesimpulan dari tugas yang telah dikerjakan dan saran untuk pengembangan lebih lanjut.