Implementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL
|
|
|
- Ratna Chandra
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Implementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL Agfianto Eko Putra 1, Heru Arif Yuliadi 2 1,2 Elektronika dan Instrumentasi (ELINS), FMIPA Universitas Gadjah Mada, Bulaksumur, Yogyakarta 1 agfi@ugm.ac.id, 2 harify8938@yahoo.co.uk Abstract Currently, most common elevator control system based on microcontroller or PLC (Programmable Logic Controller). In this research, it has been designed elevator control system based on FPGA Altera EPF10K10 using VHDL (VHSIC Hardware Description Language). The design is split the control system into modules, each modules and integration for each modules using VHDL description. The system consist five modules: input decoder, output decoder, memory, core elevator and control unit module. The synthesize process, design optimation and implementation on chip done automatically using MAXplus+II software from Altera. The implementation of control system needs 494 logic elements and 128 flip-flops. Keywords : elevator, control system, FPGA, VHDL 1. Pendahuluan Pada perkembangan saat ini elevator memiliki sistem kontrol yang canggih. Fasilitas yang ada semakin kompleks dan sistem kontrolnya menjadi semakin rumit. Elevator saat ini sudah dilengkapi sistem kontrol yang menggunakan PLC, mikrokontroler maupun mikroprosesor. Sedangkan FPGA merupakan media alternatif yang dapat digunakan implementasi sistem kontrol elevator tersebut. Dalam penelitian ini dibuat prototipe rangkaian sistem kontrol elevator sederhana, yang rancangannya dibuat dengan deskripsi VHDL dan diimplementasikan pada FPGA Altera keluarga FLEX-10K seri EPF10K10. Perangkat lunak yang digunakan adalah MAXplus+II. Sistem kontrol elevator ini digunakan untuk mengendalikan elevator 12 lantai. 2. Tinjauan Pustaka 2.1. Field Programmable Gate Array (FPGA) Field Programmable Gate Array (FPGA) adalah integrated circuit (IC) digital yang berisi sekumpulan blok-blok logika yang dapat dikonfigurasi. FPGA memiliki tiga sumber daya yaitu blok logika, blok I/O, dan blok interkoneksi, sebagaimana ditunjukkan pada Gambar 1 [3]. Blok-blok logika, I/O dan interkoneksi maupun hubungan antar blok dapat dikonfigurasi, sehingga FPGA dapat digunakan untuk berbagai macam aplikasi digital. Masing-masing blok logika dalam FPGA memiliki ciri mempunyai sejumlah kecil masukan dan keluaran. FPGA antara lain dapat digunakan sebagai Application Specific Integrated Circuit (ASIC), sebagai Digital Signal Processor, Embedded Microcontroller, serta dipakai pada layer fisik jaringan komunikasi dan lain sebagainya. 26
![Gambar 1. Struktur umum FPGA [3]. Dalam penelitian ini digunakan FPGA dari Altera keluarga FLEX-10K, seri EPF10K10.](/docs-images/62/46828510/images/2-0.jpg "Sedangkan untuk implementasi dan pengembangannya menggunakan Wizard FLEX-A01 Experiment Board. 2.")
2 Gambar 1. Struktur umum FPGA [3]. Dalam penelitian ini digunakan FPGA dari Altera keluarga FLEX-10K, seri EPF10K10. Sedangkan untuk implementasi dan pengembangannya menggunakan Wizard FLEX-A01 Experiment Board VHDL VHDL atau VHSIC Hardware Description Language digunakan untuk mendeskripsikan sifat atau perilaku rangkaian atau sistem digital. VHSIC sendiri adalah singkatan dari Very High Speed Integrated Circuits. Versi pertamanya adalah VHDL-87, kemudian diperbaharui dan diberi nama VHDL-93. VHDL merupakan hardware description language pertama yang mendapat standarisasi dari Institute of Electrical and Electronic Engineers (IEEE) melalui IEEE Sebagai tambahan standar, IEEE 1164, kemudian ditambahkan untuk memperkenalkan sistem logika multi-valued. VHDL dimaksudkan untuk sintesis rangkaian sebagaimana halnya simulasi rangkaian. Bagaimanapun, walau VHDL dapat disimulasikan, tidak semua konstruksi dapat disintesis. Dua aplikasi utama VHDL adalah pada bidang Programmable Logic Device (CPLD dan FPGA) dan pada bidang ASIC. Sekali kode VHDL ditulis, kode tersebut dapat digunakan untuk implementasi rangkaian pada Programmable Device, baik itu dari Xilinx, Altera, Atmel dan lain-lain, serta digunakan dalam fabrikasi chip ASIC. Berbeda dengan program komputer biasa yang sekuensial, statement dalam VHDL adalah concurrent atau paralel. Karena alasan tersebut VHDL lebih sering disebut kode daripada program. Dalam VHDL hanya statement yang ditempatkan pada sebuah PROCESS, FUNCTION atau PROCEDURE yang dieksekusi secara sekuensial [2]. Dalam VHDL, sebuah rancangan terdiri atas minimum sebuah entitas (entity) yang mendeskripsikan antarmuka rancangan dan sebuah arsitektur (architecture) yang berisi implementasi sebenarnya. Kebanyakan rancangan menggunakan modul pustaka (library). Beberapa rancangan juga terdiri dari lebih dari satu arsitektur dan konfigurasi Sistem Kontrol Elevator Elevator adalah sebuah alat transportasi yang digunakan untuk memindahkan orang atau barang secara vertikal. Elevator sering juga disebut sebagai lift. Sebuah elevator terdiri atas: sangkar, lorong elevator, beban penyeimbang, peralatan penggantung, mesin pengangkat dan sistem kontrol. Tampak dari luar elevator adalah sistem yang sederhana, 27
3 tetapi secara mekanik, kelistrikan dan sistem mikro-elektroniknya sangatlah komplek dan rumit. Pada setiap sistem yang terdiri atas beberapa sub-sistem, sistem kontrol untuk mengendalikan beberapa sub-sistem tersebut sangatlah penting. Sistem kontrol haruslah memiliki kecepatan dan tingkat akurasi yang tinggi agar kinerja sistem secara menyeluruh akan baik dan handal. Apalagi pada elevator yang berhubungan dengan keselamatan dan kenyamanan penumpang, sistem kontrol haruslah yang terbaik [5] Perancangan Sistem Kontrol Elevator Sistem kontrol elevator yang dibuat dapat mengendalikan 12 lantai. Masukan kontrol berupa sinyal yang mewakili posisi tiap lantai dan sinyal keluaran berupa lantai tujuan. Sistem kontrol bekerja sebagai berikut: elevator akan bergerak pada satu arah selama masih ada permintaan lantai pada arah yang sama dan jika tidak ada permintaan lantai pada arah yang sama, elevator akan berhenti dan menjadi idle, atau berubah arah jika ada permintaan lantai dengan arah yang berlawanan. Secara umum arsitektur VHDL dari sistem kontrol elevator mengarah pada penggunaan sistem memori. Masukan dari luar sistem akan diidentifikasikan sebagai masukan yang mengisi alamat memori dengan sinyal bit satu dan kemudian akan diakses oleh sistem kontrol. Untuk memudahkan perancangan sistem kontrol dibagi dalam beberapa blok, sebagaimana ditunjukkan pada Gambar 2, yang komunikasi antar blok-nya digunakan beberapa sinyal. Gambar 2. Blok modul sistem dan sinyal Sistem kontrol elevator terdiri atas modul dekoder masukan, memori, unit kontrol, inti elevator dan modul dekoder keluaran. Komponen yang paling penting dari rancangan tersebut adalah modul utama, kontrol modul dan modul memori. Untuk modul yang lain, rancangannya mengikuti ketiga modul tersebut dan arsitekturnya seperti dekoder pada umumnya. Sedangkan untuk modul utama, kontrol modul dan modul memori memiliki arsitektur tersendiri. Modul dekoder masukan digunakan untuk mengubah masukan sistem yang berupa data 4 bit biner menjadi data biner 24 bit yang merupakan masukan bagi 24 alamat yang ada pada Modul memori. Masukan sistem kontrol elevator berasal dari dua tempat yaitu di dalam dan di luar sangkar. Modul dekoder keluaran digunakan untuk mengubah data keluaran dari modul inti elevator yang berupa sinyal kontrol yang terdiri atas sinyal index, down dan up. Data yang dikeluarkan berupa data empat bit yang menunjukkan keadaan lantai dimana elevator berada. 28
4 Modul memori digunakan untuk menyimpan data masukan sistem yang kemudian akan dibaca oleh modul inti elevator. Modul memori oleh modul inti dikenai dua proses yaitu membaca dan menghapus masukan setelah masukan tersebut selesai diproses, sehingga dibutuhkan komponen untuk mengontrol pembacaan dan penghapusan isi alamat memori. Fungsi tersebut diberikan pada modul kontrol register. Untuk memudahkan dalam perancangan modul memori hanya mengatur tiga lantai saja, sehingga untuk mendapatkan memori 12 lantai, dibutuhkan empat buah modul memori tiga lantai yang dirancang secara struktural. Modul memori tiga lantai berfungsi untuk menyimpan data masukan untuk permintaan tiga buah lantai. Data yang tersimpan pada memori akan dibaca dan kemudian dihapus oleh modul inti. Modul memori tiga lantai membutuhkan delapan buah alamat memori dari nol hingga tujuh. Alamat nol digunakan untuk menggabungkannya dengan modul dibawahnya dan alamat memori empat untuk modul berikutnya, sedangkan sisanya untuk masing-masing permintaan lantai. Alamat satu sampai tiga untuk perintah naik dan alamat lima hingga tujuh untuk perintah turun. Sebagaimana ditunjukkan pada Tabel 1. Tabel 1. Memori untuk 3 lantai (a) (b) Jumlah lantai yang dibuat merupakan kelipatan bilangan tiga, karena modul inti elevator dan modul memori yang dibuat adalah untuk tiap tiga lantai. Untuk mendapatkan memori untuk 12 lantai, dibutuhkan empat buah modul memori tiga lantai yang disusun secara struktural dan setiap modul memiliki delapan alamat memori. Enam alamat memori menunjukkan keadaan lantai dan satu alamat memori menunjukkan isi memori dari modul memori di atasnya serta satu alamat memori menunjukkan isi memori dari modul dibawahnya, begitu seterusnya setiap modul sampai tersusun empat modul memori yang memiliki total 32 alamat memori (8 alamat x 4 modul). Modul inti elevator merupakan modul utama dalam sistem ini. Modul ini berfungsi membaca masukan permintaan lantai yang ada di modul memori dan mengerjakan masukan permintaan tersebut melalui proses aksi berupa mesin keadaan dan setelah selesai dikerjakan, modul ini akan memberikan sinyal reset untuk modul memori. Modul inti elevator terdiri atas komponen inti proses dan kontrol proses. Komponen inti proses berfungsi sebagai modul utama yang mengakses masukan sistem yang ada pada modul memori untuk mengatur pergerakan elevator dan menghapus isi alamat memori setelah selesai dibaca. Komponen ini merupakan mesin keadaan dengan mode Mealy, yang berarti keluaran ditentukan oleh masukan sekarang dan keluaran sebelumnya. Mesin keadaan terdiri atas tujuh state / keadaan, sebagaimana ditunjukkan pada Gambar 3. 29
5 Gambar 3. Diagram mesin keadaan komponen inti proses Saat perubahan dari staten ke state0 terjadi proses aksi adanya masukan dari memori. Perubahan dari staten ke state0 menghasilkan sinyal kontrol (index, down dan up), sinyal reset dan posisi elevator sekarang. Keluaran sinyal posisi elevator inilah yang menentukan perubahan state0 ke staten, dimana tiap masukan pada perubahan dari staten ke state0 menghasilkan posisi elevator yang berbeda. State0 dibutuhkan untuk membedakan waktu terjadinya proses baca dan proses hapus yang tidak boleh bersamaan, agar proses aksi akan merespon data yang valid. Komponen kontrol proses digunakan untuk mengatur modul inti elevator dalam menjalankan proses membaca masukan, proses aksi berupa mesin keadaan dan proses memberi sinyal reset. Modul unit kontrol digunakan untuk memilih bagian mana dari blok alamat memori yang dapat diakses oleh modul inti elevator. Unit kontrol strukturnya berupa selektor atau pemilih, sedangkan modul inti elevator akan mengirim sinyal kontrol sebagai selektor bagi multiplekser untuk memilih blok mana yang akan digunakan oleh modul inti, baik proses pembacaan masukan ataupun penghapusan isi memori. Blok diagram dari unit kontrol ditunjukkan pada Gambar 4. Gambar 4. Blok modul unit kontrol 30
6 Semua entity modul perancangan digabung dalam sebuah paket (package), sehingga saat akan digunakan tidak perlu dibuat lagi, tinggal dipanggil package yang telah dibuat sebelumnya. Tiap modul digabungkan secara struktural menggunakan deskripsi VHDL, dengan susunan sebagaimana ditunjukkan pada Gambar Hasil dan Pembahasan Perangkat lunak Max+plus II digunakan sebagai kompailer dan simulator [1]. Seluruh modul sistem kontrol elevator dikompail dan disimulasikan terlebih dahulu. Setelah simulasi berjalan sesuai hasil yang diharapkan, rancangan sistem kontrol dalam bentuk arsitektur VHDL [2] [3] [5] tersebut diimplementasikan pada FPGA [4]. Selain modul-modul yang ditunjukkan pada Gambar 2, implementasi pada papan pengembang FPGA harus ditambahi dengan modul untuk membagi detak internal FPGA, modul tombol matriks sebagai masukan posisi lantai dan modul dekoder tujuh segmen untuk keluaran sistem. Optimasi kecepatan yang dilakukan mengakibatkan periode detak dan tundaan rambatan akan lebih kecil atau lebih cepat dari sebelumnya. Pada Tabel 2 ditunjukkan hasil analisis pewaktuan tiap modul dan juga sistem kontrol elevator setelah mendapat optimasi, data diperoleh dari hasil simulasi timing analyzer. Terlihat bahwa sistem kontrol elevator memiliki periode detak sebesar 68,4 ns dan memiliki frekuensi 14,61 Mhz. Sedangkan tundaan antara masukan dan keluaran sebesar 17,2 ns. Tundaan tersebut merupakan tundaan terpanjang dari rangkaian. Kesulitan dari pembuatan sistem kontrol elevator ini terletak pada bagian penggunaan detak terutama untuk modul-modul yang sekuensial. Detak yang dipilih antara modul utama, kontrol modul dan modul memori haruslah tepat agar data yang dikeluarkan merupakan data valid untuk waktu itu. Modul utama dan modul memori harus pada detak yang sama yaitu data keluar saat detak naik dan kontrol modul sebaliknya yaitu data keluar pada saat detak turun. Selain itu juga panjangnya detak perlu diperhatikan karena tundaan tiap modul akan berbeda untuk tiap masukan yang berbeda. Tabel 2. Hasil analisis pewaktuan Modul Periode Frekuensi detak(ns) (MHz) Tundaan rambatan(ns) Dekoder masukan 8,8 113,63 14,2 Memori 8,0 125,00 20,8 Unit kontrol 8,0 125,00 19,6 Inti elevator 30,6 32,67 13,9 Dekoder keluaran 36,0 26,31 13,2 Siatem kontrol 68,4 14,61 17,2 elevator Implementasi 72,2 13,85 27,5 Masukan menggunakan tombol matriks dan tombol geser, Sedangkan keluaran menggunakan tampilan tujuh segmen dan LED. Sistem kontrol elevator ini, sebagaimana ditunjukkan pada Tabel 3, membutuhkan 494 logik elemen atau 89 % dari logik elemen yang tersedia pada perangkat FPGA Altera FLEX-10K [3]. Jenis rangkaian juga mempengaruhi kebutuhan akan sumber daya, rangkaian multiplekser yang terdapat pada unit kontrol dalam kondisi setelah dioptimasi atau belum hasilnya sama. Arsitektur dengan struktural ataupun behavioral juga sama. Hal ini karena arsitektur elemen logika pada FPGA salah satunya adalah multiplekser. Pada modul-modul dekoder termasuk rancangan yang membutuhkan banyak sumber daya walaupun lebar 31
7 datanya sedikit, hal ini karena perancangan dekoder dalam FPGA menggunakan multiplekser, sehingga membutuhkan elemen logika yang lebih banyak. Total untuk perancangan sistem kontrol elevator setelah dilakukan optimasi membutuhkan 395 elemen logika dan 128 buah flip-flop. Tabel 3. Sumber daya FPGA yang digunakan Modul Logik Elemen/FF Dekoder masukan 75/24 Memori 36/24 Unit kontrol 52/2 Inti elevator 156/38 Dekoder keluaran 76/8 Sistem kontrol elevator 395/128 Implementasi 494/170 Sistem kontrol ini masih memiliki kelemahan yaitu hanya mampu mengerjakan satu instruksi masukan pada saat bersamaan dan ketika mendapat lebih dari satu masukan maka masukan-masukan tersebut akan dikerjakan secara sekuensial. 4. Kesimpulan Rangkaian prototipe sistem kontrol elevator dan rangkaian digital ini telah diimplementasikan dalam sebuah FPGA Altera keluarga FLEX-10K seri EPF10K10. Hasil implementasi rangkaian sistem kontrol elevator pada FPGA membutuhkan 494 logik elemen atau 89 % dari kapasitas logik elemen FPGA Altera FLEX-10K. Daftar Pustaka: [1] Altera, 1997, MAXplus+II Getting Started, Altera Corp., U.S [2] Ashenden, Peter, 1990, The VHDL Cookbook, Dept. Computer Science University of Adelaide, South Australia. [3] Chen, Sze-Tang, 1998, Altera Training Manual - For PC Users, Altera Corporation, San Jose. [4] Hwang, Enoch O., 2004, Microprocessor Design Principles and Practice with VHDL, Brook, Cole. [5] Strakosch, George, 1983, Vertical Transportation : Elevator and Escalator, John Wiley & Sons Inc, Canada. 32
BAB 1. Pendahuluan. diprogram secara digital ditemukan seperti IC sederhana seperti General Array
BAB 1 Pendahuluan 1.1 Latar Belakang Perkembangan dunia dalam segala aspek kehidupan makin hari semakin cepat apalagi belakangan ini sangat pesat sekali perkembangnya, terutama perkembangan pada dunia
PURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL
PURWARUPA MIKROPROSESOR BERBASIS FPGA ALTERA EPF10K10 DENGAN DESKRIPSI VHDL Agfianto Eko Putra 1, Arsyad Muhammad Fajri 2 1,2 ) Program Studi Elektronika & Instrumentasi, Jurusan Fisika Fakultas MIPA,
untuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
FPGA Field Programmable Gate Array
FPGA Field Programmable Gate Array Missa Lamsani Hal 1 FPGA FPGA (Field Programable Gate Array) adalah rangkaian digital yang terdiri dari gerbanggerbang logika dan terinterkoneksi sehingga dapat terhubung
BAB I PENDAHULUAN 1.1 LATAR BELAKANG
BAB I PENDAHULUAN 1.1 LATAR BELAKANG Perkembangan teknologi dijital telah menunjukkan pengaruh yang luar biasa bagi kehidupan manusia. Dimulai sejak kurang lebih era tahun 60-an dimana suatu rangkaian
PLA & PLD Programmable Logic Array Programmable Logic Device
PLA & PLD Programmable Logic Array Programmable Logic Device Missa Lamsani Hal 1 Macam-macam Penyusunan Rangkaian Digital IC digital diskret Programmable logic SPLD CPLD FPGA ASIC Missa Lamsani Hal 2 Sejarah
Design Capture dalam Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)
Design Capture dalam Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring
MATERI PELATIHAN VHDL UNTUK SINTESIS
MATERI PELATIHAN VHDL UNTUK SINTESIS LABORATORIUM ELEKTRONIKA DASAR JURUSAN TEKNIK ELEKTRO INSTITUT TEKNOLOGI SEPULUH NOPEMBER (ITS) S U R A B A Y A Materi Pelatihan VHDL 1. Review Sistem Digital 2. HDL
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA Dwi Herlambang; Dicki Hugo Joputra; Rudy Susanto Computer Engineering Department, Faculty of Engineering, Binus University Jl. K.H. Syahdan No. 9, Palmerah, Jakarta
ARSITEKTUR FPGA. Veronica Ernita K.
ARSITEKTUR FPGA Veronica Ernita K. Arsitektur Dasar FPGA Antifuse. Fine, Medium, dan Coarse-grained. MUX dan LUT Logic Block. CLB, LAB dan Slices. Fast Carry Chains. Embedded in FPGA. Processor Cores.
IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN
IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL IMPLEMENTASI SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHDL Fakultas Teknik Elektronika dan Komputer Universitas Kristen Satya Wacana Jalan Diponegoro
BAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Perkembangan teknologi komunikasi dalam sepuluh tahun terakhir meningkat dengan sangat cepat. Salah satunya adalah televisi digital. Televisi digital adalah
Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL
Sistem Pengaturan dan Pemantauan Kecepatan Putar Motor DC berbasis FPGA dan VHDL Agfianto Eko Putra 1, Rahadian Mu alif 2 1,2 Program Studi Elektronika dan Instumentasi, Jurusan Ilmu Komputer dan Elektronika,
Field Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
BAB 1 PENDAHULUAN. dengan teknologi digital, maka perangkat tersebut memiliki sebuah integrated
BAB 1 PENDAHULUAN 1.1 Latar Belakang Teknologi digital kini sudah dapat dinikmati hampir di semua produk yang ada di sekitar kita. Mulai dari kamera, televisi, telepon, sampai mesin cuci. Jika sebuah perangkat
BAB I PENDAHULUAN. Gambar 1.1 : Xilinx Foundation Series
BAB I PENDAHULUAN OBYEKTIF : - Memahami perangkat lunak Xilinx secara umum - Memahami komponen-komponen simulator Xilinx 1.1 Perangkat Lunak Xilinx Xilink ( Xilink Foundation Series) adalah suatu perangkat
Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language)
Read Only Memory (ROM) berbasis Field Programmable Gate Array (FPGA) menggunakan VHDL (VHSIC Hardware Description Language) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl.
BAB I SISTEM KONTROL TNA 1
BAB I SISTEM KONTROL Kata kontrol sering kita dengar dalam pembicaraan sehari-hari. Kata kontrol disini dapat diartikan "mengatur", dan apabila kita persempit lagi arti penggunaan kata kontrol dalam teknik
BAB I PENDAHULUAN 1.1. Latar Belakang
BAB I PENDAHULUAN 1.1. Latar Belakang Digital Signal Processor (DSP) merupakan satu jenis prosesor dari sekian banyak prosesor yang mengimplementasikan Harvard Architecture, yang berkembang dan dikembangkan
Teknologi Implementasi dan Metodologi Desain Sistem Digital
Metodologi Desain TSK505 - Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang teknologi implementasi sistem digital di IC keluarga 7400, PLD (PLA,
Pendahuluan BAB I PENDAHULUAN
Pendahuluan BAB I PENDAHULUAN 1.1. Definisi Komputer Komputer merupakan mesin elektronik yang memiliki kemampuan melakukan perhitungan-perhitungan yang rumit secara cepat terhadap data-data menggunakan
Analisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)
Analisa Model Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road
Pengenalan VHDL. [Pengenalan VHDL]
![Pengenalan VHDL. [Pengenalan VHDL]](/thumbs/61/46278074.jpg "Pengenalan VHDL. [Pengenalan VHDL]")
Pengenalan VHDL A. Pengenalan Bahasa VHDL VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika
ASIC Application Spesific Integrated Circuit
ASIC Application Spesific Integrated Circuit Missa Lamsani Hal 1 ASIC Application Specific Integrated Circuit ASIC (application specific integrated circuit) adalah microchip atau semikonduktor yang dirancang
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
MODUL 2 PENGENALAN DESAIN MENGGUNAKAN FPGA Iskandar Setiadi (13511073) Asisten: Alfian Abdi / 13208044 Tanggal Percobaan: 01/10/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro -
PERANCANGAN PLC MENGGUNAKAN FPGA
PERANCANGAN PLC MENGGUNAKAN FPGA Satrio Dewanto 1 ; Hadi Yoshua 2 ; Bambang 3 ; Muhammad Nabil 4 1 Jurusan Sistem Komputer, Fakultas Ilmu Komputer, Universitas Bina Nusantara, Jalan K.H. Syahdan No. 9,
BAB I PENDAHULUAN Latar Belakang Rumusan Masalah Tujuan
BAB I PENDAHULUAN 1.1 Latar Belakang Field Programmable Gate Array (FPGA) ialah IC digital yang sering digunakan untuk mengimplementasikan rangkain digital. Jika dilihat dari segi namanya, Field Programmable
Mikroprosesor. Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1
Mikroprosesor Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1 Mikroprosesor Mikroprosesor(µP): suatu rangkaian digital yang terdiri atas 3 bagian utama, yaitu : ALU (Arithmetic and Logic Unit), Register
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had the evolution of personal
Pengantar Sistem Digital
Pengantar Eko Didik Widianto Sistem Komputer - Universitas Diponegoro @2011 eko didik widianto - siskom undip SK205 1 / 26 Bahasan Deskripsi Kuliah Tata Tertib Kuliah Sistem Evaluasi Buku Acuan/Referensi
KONTRAK PEMBELAJARAN (KP) MATA KULIAH
KONTRAK PEMBELAJARAN (KP) MATA KULIAH Kode MK: TKC305 Program Studi Sistem Komputer Fakultas Teknik Universitas Diponegoro Pengajar : Eko Didik Widianto, ST, MT Semester : 5 KONTRAK PEMBELAJARAN Nama Mata
PERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1
PERANCANGAN DAN SIMULASI ALAT PENGHITUNG JUMLAH DETAK JANTUNG MENGGUNAKAN ISE WEBPACK 13.1 Disusun oleh Nama : Hannita Andriani NPM : 13410128 Jurusan : Teknik Elektro Dosen Pembimbing I : Dr. Wahyu Kusuma
BAB I PENDAHULUAN. 1.1 Latar Belakang. Peran teknologi dewasa ini dalam dunia industri telah berkembang dengan pesat.
1 BAB I PENDAHULUAN 1.1 Latar Belakang Peran teknologi dewasa ini dalam dunia industri telah berkembang dengan pesat. Otomatisasi merupakan salah satu realisasi dari perkembangan teknologi dan merupakan
FORMULIR Satuan Acara Pengajaran
Universitas Bina Darma Formulir : FRM/KUL/01/02 SATUAN ACARA PENGAJARAN MATA KULIAH : ARSITEKTUR KOMPUTER Riwayat Perubahan Dokumen Tanggal Perubahan Revisi No. Halaman Perubahan Dibuat Oleh Diperiksa
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY (FPGA) UNTUK MEMBUAT GAME RICOCHET. Naskah Publikasi. diajukan oleh Astona Sura Satrida
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY (FPGA) UNTUK MEMBUAT GAME RICOCHET Naskah Publikasi diajukan oleh Astona Sura Satrida 08.11.2471 Kepada SEKOLAH TINGGI MANAJEMEN INFORMATIKA DAN KOMPUTER AMIKOM
TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan),
BAB I PENDAHULUAN. komunikasi nirkabel mulai dari generasi 1 yaitu AMPS (Advance Mobile Phone
BAB I PENDAHULUAN 1.1 Latar Belakang Sistem komunikasi mengalami perkembangan yang sangat pesat terutama sistem komunikasi nirkabel. Hal ini dikarenakan tuntutan masyarakat akan kebutuhan komunikasi di
BAB 1 PENDAHULUAN. dengan penerapannya yang semakin luas pada alat-alat elektronik dari segi audio dan
BAB 1 PENDAHULUAN 1.1 Latar Belakang Pada waktu sekarang ini teknologi mikroprosesor terus berkembang sejalan dengan penerapannya yang semakin luas pada alat-alat elektronik dari segi audio dan video juga
1 Deskripsi Perkuliahan
Kontrak Perkuliahan Mata Kuliah : Sistem Digital Kode / SKS : TSK 205 / 2 SKS Pengajar : Eko Didik Widianto, ST., MT. Jadwal : a) Kamis, jam 09.30 11.10, Ruang D304 (Kelas A) b) Selasa, jam 07.50 09.30,
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine
Lampu lalu lintas sederhana berbasis Field Programmable Gate Array (FPGA) menggunakan Finite State Machine Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM Yogyakarta, Jl. Ring Road Utara,
PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA
PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA TESIS Karya tulis sebagai salah satu syarat untuk memperoleh gelar Magister dari Institut Teknologi Bandung Oleh DEDI TRIYANTO NIM
SATUAN ACARA PERKULIAHAN UNIVERSITAS GUNADARMA
Mata Kuliah Kode / SKS Program Studi Fakultas : Pemrograman Devais FPGA : IT012254 / 2 SKS : Sistem Komputer : Ilmu Komputer & Teknologi Informasi 1 Pengenalan dan konsep dasar FPGA TIU: konsep dasar FPGA
MODUL TRAINER DIGITAL YANG DIGUNAKAN SEBAGAI MODUL PEMBELAJARAN PENDIDIKAN VOKASI BIDANG ELEKTRONIKA
MODUL TRAINER DIGITAL YANG DIGUNAKAN SEBAGAI MODUL PEMBELAJARAN PENDIDIKAN VOKASI BIDANG ELEKTRONIKA Eko Mardianto 1, Mohd Ilyas Hadikusuma 2 1,2 Program Studi Teknik Elektronika Jurusan Teknik Elektro
ANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH. Hendra Setiawan 1*, Fahmi Nugraha 1. Jl. Kaliurang km.14.5, Yogyakarta 55582
ANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH Hendra Setiawan 1*, Fahmi Nugraha 1 1 Program Studi Teknik Elektro, Fakultas Teknologi Industri, Universitas Islam Indonesia Jl. Kaliurang km.14.5,
Aplikasi FPGA dalam Pengontrolan Ruangan
UNIVERSITAS BINA NUSANTARA Jurusan Sistem Komputer Skripsi Sarjana Komputer Semester Genap 2003/2004 Aplikasi FPGA dalam Pengontrolan Ruangan Hendri 0400539326 Tinus Chondro 0400530112 Robin Saor 0400535826
Sejarah mikroprosessor
Sejarah mikroprosessor adiatma adiatma@raharja.info Abstrak Mikroprosessor, dikenal juga dengan sebutan central processing unit (CPU) artinya unit pengolahan pusat. CPU adalah pusat dari proses perhitungan
BAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA
BAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA Pada bab ini akan dibahas tentang implementasi perangkat pengendali digital pada FPGA. Hasil desain menggunakan kode Verilog HDL dikompilasi menggunakan tool
PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA
LOGIKA MESIN PENDAHULUAN Data dan instruksi ditransmisikan diantara berbagai bagian prosesor atau diantara prosesor dan periperal dgn menggunakan PULSE TRAIN. Berbagai tugas dijalankan dgn cara menyampaikan
SATUAN ACARA PERKULIAHAN MATA KULIAH ARSITEKTUR KOMPUTER (TK) KODE / SKS KK /4
SATUAN ACARA PERKULIAHAN MATA KULIAH ARSITEKTUR KOMPUTER (TK) KODE / SKS KK-014412/4 Minggu ke Pokok Bahasan dan TIU Sub Pokok Bahasan dan Sasaran Belajar Cara Pengajaran 1 Arsitektur Komputer Perspektif
TSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Perkembangan Mikroprosesor
Perkembangan Mikroprosesor Setiap komputer yang kita gunakan didalamnya pasti terdapat mikroprosesor. Mikroprosesor, dikenal juga dengan sebutan Central Processing Unit (CPU) artinya unit pengolahan pusat.
Implementasi Penampil Citra Dengan Menggunakan Picoblaze FPGA
Implementasi Penampil Citra Dengan Menggunakan Picoblaze FPGA Debyo Saptono 1,Reza Aditya Firdaus 2,Atit Pertiwi 3 1Fakultas Teknik-Jurusan Teknik Elektro, Universitas Gunadarma, Depok 16424 E-mail : debyo@staff.gunadarma.ac.id
BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" 1
BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" Abstraksi Sistem Komputer Secara abstrak level sebuah sistem komputer modern dari level rendah sampai level tertinggi
BAB 1 PENDAHULUAN. Penggunaan teknik penjamakan dapat mengefisienkan transmisi data. Pada
BAB 1 PENDAHULUAN 1.1 Latar Belakang Penggunaan teknik penjamakan dapat mengefisienkan transmisi data. Pada salah satu teknik penjamakan, yaitu penjamakan pembagian frekuensi (Frequency Division Multiplexing,
ARSITEKTUR MIKROKONTROLER AT89C51/52/55
ARSITEKTUR MIKROKONTROLER AT89C51/52/55 A. Pendahuluan Mikrokontroler merupakan lompatan teknologi mikroprosesor dan mikrokomputer. Mikrokontroler diciptakan tidak semata-mata hanya memenuhi kebutuhan
I. Pendahuluan. II. Tujuan. III. Gambaran Disain. MODUL 3 Stopwatch
MODUL 3 Stopwatch I. Pendahuluan Pada praktikum ini, anda akan mempelajari cara mengembangkan sebuah sistem pada IC FPGA Spartan-II buatan menggunakan software ISE WebPack. Sistim yang dibuat adalah sebuah
PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language)
KARYA PENELITIAN PERANCANGAN SISTEM DIGITAL DENGAN ALTERA UP 2 CPLD BOARDS dan VHDL (Very high speed integrated circuits Hardware Description Language) Oleh : Meicsy E. I. Najoan, ST. MT. * Abstrak. Penelitian
BAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN COUNTER 8.1 Register Register adalah kumpulan dari elemen-elemen memori yang bekerja bersama sebagai satu unit. Register yang paling sederhana tidak lebih dari sebuah penyimpan kata
BAB V PROGRAMMABLE LOGIC CONTROLLER
5 1 BAB V PROGRAMMABLE LOGIC CONTROLLER 5.1 Pengantar Pada aplikasi industri, banyak dibutuhkan implementasi pengontrol proses yang akan beraksi menghasilkan output sebagai fungsi dari state, perubahan
Pertemuan ke 5 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Manfaat Relevansi Learning Outcome Materi I. Rangkaian Memori Terbatas RAM dinamik
Pertemuan ke 5 1 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang proses Rangkaian memori terbatas, dan penentuan kelas yang berbeda Manfaat Memberikan kompetensi untuk
Metodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC))
Metodologi Top-down bagi Perancang Chip (Implementasi Field Programmable Gate Array (FPGA) dan Application Spesific Integrated Circuit (ASIC)) Ferry Wahyu Wibowo 1 Jurusan Teknik Informatika, STMIK AMIKOM
TUGAS AKHIR RANCANG BANGUN PENGUKUR MASSA MENGGUNAKAN LOADCELL BERBASIS MIKROKONTROLER AT89S51
TUGAS AKHIR RANCANG BANGUN PENGUKUR MASSA MENGGUNAKAN LOADCELL BERBASIS MIKROKONTROLER AT89S51 diajukan sebagai syarat untuk memperolah gelar Ahli Madya pada Program Studi Diploma III Instrumentasi dan
PENGENALAN SISTEM MIKROPROSESOR. Judul Pokok Bahasan
PENGENALAN SISTEM MIKROPROSESOR Outline : Mikroprosesor ROM RAM Piranti I/O Piranti Input Tidak "programable Piranti Output Tidak "programable Programable I/O Decoder sistem mikroprosesor berdasarkan piranti-piranti
Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER
IMPLEMENTASI FIELD PROGRAMMABLE GATE ARRAY DALAM PERANCANGAN ARITHMETIC-LOGIC UNIT DAN SHIFTER Ferry Wahyu Wibowo STMIK AMIKOM Yogyakarta e-mail : ferrywahyuwibowo@scientist.com Abstraksi Paper ini membahas
Unit Control (Hardwired and Micro-programmed)
Unit Control (Hardwired and Micro-programmed) Implementasi Unit Kontrol Implementasi Hardwired Implementasi Microprogrammed Implementasi Hardwired Pada implementasi hardwired, pada dasarnya unit kontrol
Perancangan Aritmetic Logic Unit (ALU) pada FPGA
MODUL III Perancangan Aritmetic Logic Unit (ALU) pada FPGA I. Tujuan Pada Percobaan ini praktikan akan mempelajari tentang bagaimana cara mengembangkan Aritmetic Logic Unit (ALU) pada IC FPGA dengan pendekatan
Transfer Register. Andang, Elektronika Komputer Digital 1
Operasi yang berhubungan dengan data yang tersimpan di dalam register atau flip-flop dinamakan mikrooperasi (microoperation) seperti load, clear, shift, dan rotate. Load adalah operasi untuk memuati atau
IMPLEMENTASI ALGORITME HIGH PASS FILTER PADA FPGA MENGGUNAKAN PROSESOR NIOS II
IMPLEMENTASI ALGORITME HIGH PASS FILTER PADA FPGA MENGGUNAKAN PROSESOR NIOS II Kunnu Purwanto 1), Agus Bejo 2), Addin Suwastono 3) 1),2),3 ) Departemen Teknik Elektro dan Teknologi Informasi Fakultas Teknik
PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA
ISSN : 2355-9365 e-proceeding of Engineering : Vol.4, No.2 Agustus 2017 Page 2228 PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA VLSI LAYOUT DESIGN FOR INSTRUCTION SET
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
GERBANG LOGIKA BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) Oleh: Muhammad Irmansyah Staf Pengajar Teknik Elektro Politeknik Negeri Padang ABSTRACT In middle 1990, electronics industry had evolution in personal
BAB III PERANCANGAN ALAT
BAB III PERANCANGAN ALAT Pada bab ini menjelaskan tentang perancangan sistem alarm kebakaran menggunakan Arduino Uno dengan mikrokontroller ATmega 328. yang meliputi perancangan perangkat keras (hardware)
Pengenalan & Konsep Dasar FPGA. Veronica Ernita Kristianti
Pengenalan & Konsep Dasar FPGA Veronica Ernita Kristianti Apa itu FPGA? FPGA adalah suatu IC program logic dengan arsitektur seperti susunan matrik sel-sel logika yang dibuat saling berhubungan satu sama
PERANCANGAN DAN IMPLEMENTASI PROTOTIPE MINIATUR LIFT TIGA LANTAI
PERANCANGAN DAN IMPLEMENTASI PROTOTIPE MINIATUR LIFT TIGA LANTAI John Adler Universitas Komputer Indonesia, Bandung John@unikom.ac.id ABSTRAK Lift is one of many important things in a multystorey building.
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)
DEKODER BINER KE DESIMAL BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD) ISSN:2085-6989 Oleh: Muhammad Irmansyah Jurusan Teknik Elektro Politeknik Negeri Padang Kampus Unand Limau Manis Padang ABSTRACT In middle
Percepatan Menggunakan Perangkat Keras
Percepatan Menggunakan Perangkat Keras Pokok Bahasan: FPGA, ASIC, CPLD Tujuan Belajar: Setelah mempelajari dalam bab ini, mahasiswa diharapkan mampu : 1. Mengetahui dan menjelaskan perkembangan penggunaan
Penerapan Finite State Machine Untuk Merancang Pengendali Motor Stepper Menggunakan Vhdl
e-jurnal ARODROID, Vol. 2 o.2 Juli 26 E-I : 247-772 Penerapan Finite tate Machine Untuk Merancang Pengendali Motor tepper Menggunakan Vhdl Arief Budijanto Universitas Widya Kartika Email : arief232@yahoo.com
DAFTAR ISI. Halaman Judul. Lembar Pengesahan Pembimbing. Lembar Pernyataan Keaslian. Lembar Pengesahan Penguji. Halaman Persembahan.
xi DAFTAR ISI Halaman Judul Lembar Pengesahan Pembimbing Lembar Pernyataan Keaslian Lembar Pengesahan Penguji Halaman Persembahan Halaman Motto Kata Pengantar Abstraksi Daftar Isi Daftar Gambar Daftar
t o l e a r n t o k n o w P L C BASIC I Instruktur : TOTOK NUR ALIF S.Pd NIP
t o l e a r n t o k n o w P L C BASIC I Instruktur : TOTOK NUR ALIF S.Pd NIP. 19720101 200312 1 011 1 SELAMAT DATANG DI DUNIA PLC ( PROGRAMMABLE LOGIC CONTROLLER ) SERI OMRON CPM 2 A PRODUKSI TAHUN 2003
Sistem Tertanam. Pengantar Atmega328 dan Arduino Uno. Dennis Christie - Universitas Gunadarma
Sistem Tertanam Pengantar Atmega328 dan Arduino Uno 1 Arsitektur Atmega328 Prosesor atau mikroprosesor adalah suatu perangkat digital berupa Chip atau IC (Integrated Circuit) yang digunakan untuk memproses
Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#12 TKC205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ @2017,Eko Didik 1 Pengantar
Bab 3 PLC s Hardware
Bab 3 PLC s Hardware Sasaran Mahasiswa mampu : o Memahami definisi PLC o Menyebutkan jenis jenis PLC o Menyebutkan bagian bagian hardware PLC o Menjelaskan prinsip kerja bagian bagian hardware PLC 3.1
MERGESORT DALAM TINGKAT REGISTER TRANSFER LOGIC BERBASIS FIELD PROGRAMMABLE GATE ARRAY
MERGESORT DALAM TINGKAT REGISTER TRANSFER LOGIC BERBASIS FIELD PROGRAMMABLE GATE ARRAY Ferry Wahyu Wibowo Dosen STMIK AMIKOM Yogyakarta ferrywahyu@gmail.com Abstrak Telah dibuat rangkaian yang berfungsi
BAB IV HASIL DAN PEMBAHASAN
BAB IV HASIL DAN PEMBAHASAN 4.1 Perancangan Alat Miniatur Lift 3 Lantai Sesuai pembahasan pada bab III, dan dengan mengikuti tahapan-tahapan yang telah dicantumkan, hasil akhir miniatur lift tampak pada
MODUL I GERBANG LOGIKA
MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 MODUL I GERBANG LOGIKA Dalam elektronika digital sering kita lihat gerbang-gerbang logika. Gerbang tersebut merupakan rangkaian dengan satu atau lebih dari satu sinyal
Bidang Information Technology and Communication 336 PERANCANGAN DAN REALISASI AUTOMATIC TIME SWITCH BERBASIS REAL TIME CLOCK DS1307 UNTUK SAKLAR LAMPU
Bidang Information Technology and Communication 336 PERANCANGAN DAN REALISASI AUTOMATIC TIME SWITCH BERBASIS REAL TIME CLOCK DS1307 UNTUK SAKLAR LAMPU Adhe Ninu Indriawan, Hendi Handian Rachmat Subjurusan
BAB III METODOLOGI. tertentu yang biasa digunakan pada proses automasi. Smart relay memiliki ukuran
BAB III METODOLOGI 3.1. Alat dan bahan penelitian Smart relay adalah suatu alat yang dapat diprogram oleh suatu bahasa tertentu yang biasa digunakan pada proses automasi. Smart relay memiliki ukuran yang
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja 2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip- Flop PENDAHULUAN
BAHASA PEMROGRAMAN VHDL
BAHASA PEMROGRAMAN VHDL - Hardware Description Language (HDL) adalah bahasa yang dapat digunakan untuk mendeskripsikan sebuah sistim digital, misal, sebuah komputer atau komponen dari komputer - Ada 2
BAB II LANDASAN TEORI
BAB II LANDASAN TEORI PLC (Programable Logic Control) adalah kontroler yang dapat diprogram. PLC didesian sebagai alat kontrol dengan banyak jalur input dan output. Pengontrolan dengan menggunakan PLC
SISTEM MIKROPROSESOR RIZAL SURYANA JURUSAN TEKNIK ELEKTRO - UNJANI
SISTEM MIKROPROSESOR RIZAL SURYANA JURUSAN TEKNIK ELEKTRO - UNJANI Sistem Mikroprosesor? Sistem Gabungan dari beberapa elemen atau komponen yang membentuk suatu fungsi tertentu Mikroprosesor Sebuah chip
PERTEMUAN. A. Fungsi Komputer. 1. Organisasi dan Arsitektur Komputer. 2. Struktur dan Fungsi Komputer
PERTEMUAN Fungsi utama dari komputer digital adalah memproses data input dan menghasilkan keluaran yang dapat digunakan pada lingkungan aplikasi tertentu. 1. Organisasi dan Arsitektur Komputer Organisasi
Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Review Kuliah Desain rangkaian sekuensial sinkron FSM (Finite State Machine): diagram state, tabel state
BAB III LANDASAN TEORI. lingkungan. Apapun macam teknologi pengolahan air limbah domestik maupun
BAB III LANDASAN TEORI 3.1 Waste Water Treatment Teknologi pengolahan air limbah adalah kunci dalam memelihara kelestarian lingkungan. Apapun macam teknologi pengolahan air limbah domestik maupun industri
RUMUSAN MASALAH Rumusan masalah yang diambil penulis ialah mengembangkan dari latar belakang masalah yang telah diuraikan di atas, dan dapat diperoleh
DESAIN METODE PENGATURAN DATA BARIS CITRA BLOK 8 PIXEL UNTUK IMPLEMENTASI PADA IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN QDCT DALAM PROSES KOMPRESI CITRA JPEG Drs. Lingga Hermanto, MMSi 1
Pengenalan FPGA oleh Iman Taufik Akbar
Pengenalan FPGA oleh Iman Taufik Akbar Tutorial singkat ini akan membahas mengenai FPGA (Field Programmable Gate Array). Adapun FPGA yang akan digunakan adalah produk dari Digilent yang menggunakan Xilinx
ABSTRAK. Universitas Kristen Maranatha
ABSTRAK Sistem sensor infra merah terdiri dari LED infra merah dan fotodioda. Fotodioda merupakan detektor cahaya infra merah yang dibantu penguat transistor. Dalam perancangan ini digunakan untuk mendeteksi
BAB II. PENJELASAN MENGENAI System-on-a-Chip (SoC) C8051F Pengenalan Mikrokontroler
BAB II PENJELASAN MENGENAI System-on-a-Chip (SoC) C8051F005 2.1 Pengenalan Mikrokontroler Mikroprosesor adalah sebuah proses komputer pada sebuah IC (Intergrated Circuit) yang di dalamnya terdapat aritmatika,
BAB III PERANCANGAN DAN PEMBUATAN ALAT
BAB III PERANCANGAN DAN PEMBUATAN ALAT 3.1 Uraian Umum Dalam perancangan alat akses pintu keluar masuk menggunakan pin berbasis mikrokontroler AT89S52 ini, penulis mempunyai pemikiran untuk membantu mengatasi
BAB 4 IMPLEMENTASI DAN EVALUASI. selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata
BAB 4 IMPLEMENTASI DAN EVALUASI Pelaksanaan dari perancangan yang sudah dibuat dan dijelaskan pada Bab 3 selanjutnya perancangan tersebut diimplementasikan ke dalam bentuk yang nyata (secara hardware).