=== PERANCANGAN RANGKAIAN SEKUENSIAL === Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu. Variabel Masukan Keadaan sekarang Rangkaian Sekuensial Keluaran Keadaan selanjutnya Bentuk dasar rangkaian sekuensial adalah flip-flop. Flip-flop dapat dirangkai untuk membentuk rangkaian logika sekuensial yang berguna untuk penyimpanan, pewaktu, perhitungan, dan pengurutan. Flip-flop Set-Reset Flip-flop S-R dapat dibuat dari gerbang NOR atau NAND. Gambar Simbol Logika Flip Flop S-R. Tabel kebenaran rangkaian dan diagram pewaktu flip-flop S-R yang terbuat dari gerbang NAND ditunjukkan pada gambar di bawah ini. Mode Input Output Operasi S R Q Larangan Set Reset Tetap Tetap ( a ) ( b ) ( c ) Gambar (a) Tabel kebenaran flip-flop S-R gerbang NAND; (b) Rangkaian flipflop yang terbuat dari gerbang NAND; (c) Diagram pewaktu. Jurusan Teknik Elektro (S) UAD Yogyakarta
Rangkaian diagram pewaktu dan tabel kebenaran flip-flop S-R yang terbuat dari gerbang NOR ditunjukkan pada gambar di bawah ini. ( a ) ( b ) Mode Input Output Operasi S R Q Tetap Tetap Reset Set Larangan ( c ) Gambar (a) Rangkaian flip-flop yang terbuat dari gerbang NOR; (b) Diagram pewaktu; (c) Tabel kebenaran flip-flop S-R gerbang NOR. Flip-flop mempunyai dua keluaran ( Q dan ). Keluaran Q paling sering dipakai. Pada kondisi normal, Q dan selalu merupakan komplementer (berlawanan keadaan). Bila Q =, maka = dan bila Q =, maka =, tetapi pada mode Operasi Larangan keadaan Q = =, kondisi ini tidak digunakan pada flip-flop S-R. Dari dua jenis diatas, flip flop yang digunakan untuk pembahasan selanjutnya adalah flip flop RS yang terbuat dari gerbang NAND. Contoh :. Tuliskan keluaran biner pada keluaran normal (Q) dan mode operasi dari flip-flop S-R yang ditunjukkan pada gambar dibawah ini. Jawab : Keluaran biner pada keluaran Q adalah sebagai berikut: Pulsa a b c d e f G h i j Q Mode operasinya adalah sebagai berikut : Pulsa a = set; Pulsa d = tetap; Pulsa g = set; Pulsa j = reset; Pulsa b = tetap; Pulsa e = reset; Pulsa h = tetap; Pulsa c = reset; Pulsa f = tetap; Pulsa i = larangan. Jurusan Teknik Elektro (S) UAD Yogyakarta 2
2. Gambarkan diagram pewaktu Q dan tulis mode operasinya untuk flip-flop S-R bila masukan R dan S adalah sebagai berikut : Jawab : Garis putus putus menunjukkan saat terjadinya mode operasi. Mode operasi : = Larangan Q = 2 = Reset Q = 3 = Tetap Q = 4 = Set Q = 5 = Reset Q = 6 = Larangan = Q = 7 = Set Q = Piranti Sinkron dan Asinkron Flip-flop S-R pada dasarnya merupakan piranti asinkron, artinya tidak beroperasi serempak dengan detak (clock) atau piranti pewaktu. Bila flip-flop dioperasikan secara serempak dengan detak (clock), maka flip-flop jenis ini disebut sebagai piranti sinkron. Kebanyakan piranti digital yang kompleks beroperasi sebagai sistem sekuensial sinkron. Hal ini menyatakan bahwa, sinyal detak master dikirimkan kepada seluruh bagian sistem tersebut untuk mengkoordinasikan operasinya. Untuk memahami hal ini, terlebih dahulu perlu diperhatikan bagaimana bagian-bagian dari detak (clock) di definisikan. Gambar di bawah ini adalah detak (clock) berupa gelombang persegi yang biasa dipakai pada peralatan digital. Gambar Gelombang Persegi. Jurusan Teknik Elektro (S) UAD Yogyakarta 3
( Mata kuliah TEKNIK DIGITAL Penjelasan : Semula pulsa berada pada tegangan GND (ground) atau level rendah (garis ab), ini disebut logis. Pada titik b level pulsa berubah dari rendah ke tinggi. Titik b menunjukkan ujung positif dari pulsa. Pada garis bc, pulsa berada pada level tinggi. Keadaan ini disebut logis. Pada titik c, level pulsa berubah dari tinggi ke rendah. Titik c menunjukkan ujung negatif dari pulsa. Flip-flop S-R berdetak Flip-flop S-R berdetak akan beroperasi serempak dengan detak, dengan kata lain flipflop tersebut beroperasi secara sinkron. Gambar (a) mengilustrasikan dua gerbang NAND yang ditambahkan pada flipflop S-R yang berdetak, (b): simbol logika flip-flop S-R yang berdetak. Gambar NAND 3 dan 4 menambahkan sifat berdetak pada flip-flop S-R tersebut. Sedangkan gerbang NAND dan 2 menyebabkan terbentuknya flip-flop S-R. Cara kerja flip-flop tersebut digambarkan oleh tabel kebenaran dibawah ini. Mode Masukan Keluaran Operasi CK S R Q Tetap tidak berubah Reset Set Terlarang = pulsa detak positif Jenis-jenis Pemacuan Untuk memindahkan data dari masukan menuju ke keluaran pada flip-flop perlu adanya pemacuan. Jenis-jenis pemacuan (trigger) pada flip-flop: a) Pemacuan ujung positif ( positive edge triggered ) b) Pemacuan ujung negatif ( negative edge triggered ) c) Pemacuan pulsa positif d) Pemacuan pulsa negatif Jurusan Teknik Elektro (S) UAD Yogyakarta 4
( a ) ( b ) ( c ) ( d ) Gambar (a) flip flop dipicu ujung positif ( ); (b) flip flop dipicu ujung negative ( ) ; (c) flip flop dipicu pulsa positif ( ) ; (d) flip flop dipicu pulsa negative ( ). Gambar dibawah ini adalah diagram waktu dari 4 buah flip flop RS yang dipacu, dan semua flip flop semula mempunyai Q n = dan diberi masukan R dan S yang sama. a) Flip-flop S-R dipicu ujung positif ( rising edge ) Penjelasan : Untuk flip-flop yang dipacu ujung positif, pemindahan data dari masukan (R dan S) menuju ke keluaran (Q dan ) terjadi pada titik-titik ujung positif pulsa (mode operasi terjadi pada ujung positif pulsa), dalam hal ini pada titik-titik: b, d, f, h, j, l, n, dan p. Semula Q n =, maka pada garis ab setelah ada clock; Q =, untuk titik-titik ujung positif dapat dilihat pada daftar berikut. Titik S R Q Mode b Set d Tetap f Reset h Tetap j Set l Tetap n Larangan p Set Jurusan Teknik Elektro (S) UAD Yogyakarta 5
b) Pemacuan ujung negatif ( folling edge ) Penjelasan : Titik-titik ujung negatif adalah: c, e, g, i, k, m, o, q, semula Q n =, maka pada garis ab setelah ada clock; Q =, untuk titik-titik ujung negatif dapat dilihat pada daftar berikut. Titik S R Q Mode c Set e Reset g Reset i Set k Reset m Tetap o Larangan q Set c) Pemacuan pulsa positif Penjelasan : Bila flip flop RS dipacu pulsa positif, pemindahan data terjadi selama selang satu pulsa positif. Pulsa S R Q Mode Set 2 Tetap 3 Reset 4 Tetap 5 Set Tetap Reset 6 Tetap 7 Larangan 8 Set Pada pulsa 5 terjadi 3 kali perubahan. Jurusan Teknik Elektro (S) UAD Yogyakarta 6
d) Pemacuan pulsa negatif Penjelasan : Bila flip-flop S-R dipacu pulsa negatif, pemindahan data terjadi selama selang satu pulsa negatif. Pulsa S R Q Mode A Tetap B Set Tetap C Reset D Reset E Set F Flip-flop D Reset Set Tetap G Tetap Reset H Larangan I Set Pulsa B terjadi 2 kali perubahan Pulsa F terjadi 3 kali perubahan Pulsa G terjadi 2 kali perubahan Flip-flop D mempunyai karakteristik akan menghasilkan output yang sama dengan logika pada jalur D bila ada clock positif. Bila tidak maka flip-flop tersebut ada dalam keadaan mengingat (memori). Berikut adalah tabel kebenaran, simbol rangkaian dan rangkaian dari flip-flop D. Clk D Q d Tetap Gambar Simbol Logika flip flop D Jurusan Teknik Elektro (S) UAD Yogyakarta 7
Gambar Rangkaian Flip flop D Flip-flop JK Flip-flop JK merupakan elemen memori yang ideal digunakan sebagai pencacah, pembagi frekuensi, dan register. Rangkaian flip flop JK ditunjukkan oleh gambar di bawah ini. Pemacuan tepi positif dan tepi negatif Gambar di bawah ini menunjukkan simbol logika, tabel kebenaran, dan diagram pewaktu untuk flip flop JK yang dipacu tepi positif dan tepi negatif. (a) Clk J K Q MODE Clk J K Q MODE Tetap Tetap Tetap Tetap Reset Reset Set Set Togel Togel Togel Togel (b) (c) (d) Jurusan Teknik Elektro (S) UAD Yogyakarta 8
(e) (f) Gambar (a) Simbol flip-flop JK dipacu ujung positif; (b) Simbol flip-flop JK dipacu ujung negatif; (c) Tabel kebenaran flip-flop JK dipacu ujung positif; (d) Tabel kebenaran flip-flop JK dipacu ujung negatif; (e) Diagram pewaktu flip-flop JK dipacu ujung negatif; (f) Diagram pewaktu flip-flop JK dipacu ujung positif. Beda waktu flip-flop JK yang dipacu ujung positif dan ujung negatif Gambar di bawah ini menunjukkan perbandingan diagram waktu dan flip-flop JK yang dipacu ujung positif dan ujung negatif, bila keluarannya dalam keadaan mode togel ( J = dan K = ). Gambar Pemacuan flip-flop ujung positif dan ujung negatif. Dari gambar di atas terlihat bahwa terjadi perbedaan waktu sebesar tp. Perbedaan waktu ini sangat penting dalam beberapa aplikasi. Karena itu perlu dibuat flip-flop JK yang dipacu oleh pulsa (pulsa positif) yang bekerja selama waktu tp. Sedangkan flipflop JK yang dipacu ujung (positif atau negatif) bekerja selama selang waktu T (satu periode). Nampak bahwa T > tp, sehingga bila dibutuhkan suatu rangkaian aplikasi maka butuh banyak FF JK. Bila FF JK yang digunakan dipacu ujung, maka waktu yang dibutuhkan untuk proses sangat besar akibatnya proses menjadi lambat. Bila FF JK yang digunakan dipacu pulsa, maka waktu yang dibutuhkan untuk proses relatif lebih kecil, akibatnya proses berjalan lebih cepat. Jurusan Teknik Elektro (S) UAD Yogyakarta 9
Flip-flop JK dipacu pulsa positif Gambar di bawah ini adalah tabel kebenaran flip-flop JK yang dipacu pulsa positif dan simbol logikanya. Mode Operasi Masukan CK J K Q Keluaran Tetap tidak berubah Reset Set Togel Keadaan berlawanan Gambar tabel kebenaran untuk flip-flop JK yang dipacu pulsa positif Gambar simbol logika FF JK dipacu pulsa positif. Dalam mode tetap, set dan reset untuk satu pulsa tidak ada masalah. Tetapi dalam mode togel untuk satu pulsa flip-flop JK ini dapat mengalami kesulitan fisis dalam operasinya. Hal ini dapat dijelaskan sebagai berikut, untuk memindahkan data dari masukan (J & K) menuju keluaran (Q dan ) dibutuhkan waktu selama t yang sama dengan keterlambatan atau penundaan rambat melalui gerbang dan 3 atau gerbang 2 dan 4, kenyataannya t << tp ( t jauh lebih kecil dari tp). Akibatnya selama jangka waktu pulsa tp dengan Clk =, keluaran alat akan berosilasi antara dan (alat melakukan pentogelan terus menerus), sehingga pada akhir pulsa Clk = harga keluaran Q tidak dapat ditentukan. Keadaan pacu balik (race around condition) Suatu keadaan pada flip-flop JK yang dipacu pulsa, saat J = K = (mode togel) dan saat pulsa Clk =. Flip-flop ini akan mengalami pentogelan terus menerus dengan keluaran berosilasi antara dan, keadaan ini disebut keadaan Pacu Balik atau lomba balik (race around). Keadaan ini dapat diatasi dengan memacu flip-flop JK Master- Slave. Flip-flop JK Master-Slave (Majikan-Budak) Gambar di bawah ini adalah flip-flop JK Master-Slave. Flip-flop ini terdiri dari dua buah flip-flop S-R yang disusun seri. Flip-flop pertama diberi nama majikan (master) yang diaktifkan saat pulsa tinggi (Clk = ). Flip-flop yang kedua disebut budak (Slave) yang diaktifkan saat Clk =. Jurusan Teknik Elektro (S) UAD Yogyakarta
Mode Togel Ketika J = k = dan Clk =, si majikan akan mengalami togel satu kali dan si budak tidak aktif ini berarti keluaran tertahan pada S dan R. Ketika J = K = dan Clk =, majikan tidak aktif dan budak aktif, sehingga data dari S dan R diteruskan menuju Q dan. Flip-flop JK dengan Preset dan Clear Dengan membuat tambahan masukan berupa Preset dan Clear, flip-flop JK ini bisa berada pada Mode asinkron (bekerja tanpa pengaruh clock) atau mode sinkron (bekerja dengan menggunakan pengaruh clock). Gambar berikut adalah flip-flop JK yang diberi masukan Preset dan Clear dan tabel kebenarannya. Gambar Flip-flop JK dengan Preset dan Clear Gambar Tabel kebenaran flip flop JK dengan Preset dan Clear Masukan Keluaran Mode Operasi Asinkron Sinkron PR CLR Clk J K Q Terlarang d d d Set asinkron d d d Reset asinkron d d d Tetap Tetap Tetap Reset sinkron Set sinkron Togel Togel Togel = RENDAH, = TINGGI, d = tidak relevan - = transisi pulsa detak RENDAH ke TINGGI. Jurusan Teknik Elektro (S) UAD Yogyakarta
B D Mata kuliah TEKNIK DIGITAL Flip-flop T Flip-flop T bekerja sebagai saklar togel. Pada flip-flop JK, jika J = K = dan Clock = maka Q = togel. Dengan demikian flip-flop JK bisa diubah menjadi flip-flop T. Gambar berikut menunjukkan flip-flop JK yang diubah menjadi flip-flop T, Simbol flip-flop T, dan tabel kebenarannya dari flip-flop T. T Q Togel Tetap Waktu siap t setup ( setup time ) t setup adalah waktu minimum bagi kehadiran bit data pada masukan sebelum tepi sinyal Clk memicu gerbang logika. Jadi data harus berada pada masukan minimal selama t setup sebelum pulsa Clock datang. ( c ) Waktu tunda propagasi (perambatan) tp Tp adalah selang waktu yang dibutuhkan untuk memproses data menjadi keluaran. Jadi untuk memproses data menjadi keluaran dibutuhkan waktu selama tp. Waktu tahan t hold (hold time) t hold adalah selang waktu minimum yang dibutuhkan oleh bit keluaran untuk bertahan pada keluaran sesudah tepi sinyal clock memicu gerbang logika. Jadi bit keluaran harus berada pada keluaran minimal selama t hold, sesudah tepi sinyal clock memicu gerbang logika. Contoh : Diketahui sebuah flip-flop mempunyai data t setup = ns; tp = 4 ns; t hold = 8 ns ini berarti : Data harus berada pada masukan flip-flop minimal ns sebelum sinyal clock datang. Saat sinyal clock datang memicu flip-flop, dibutuhkan waktu selama 4 ns untuk memproses data masukan menjadi data keluaran. Setelah dihasilkan data keluaran, data ini harus bertahan (berada) pada keluaran minimal selama 8 ns setelah pulsa clock berlalu. Contoh 2 : Sebuah flip-flop S-R clock pada masukan clk diberi pulsa yang berfrekuensi 2 MHZ. berapa periode pulsa tersebut? Jawab : Jurusan Teknik Elektro (S) UAD Yogyakarta 2