Demultiplexer dan Multiplexer Oleh : Khany Nuristian Defi Setiawati Tugas Sistem Digital DEMULTIPLEKSER

dokumen-dokumen yang mirip
MULTIPLEXER & DEMULTIPLEXER .I.

[Pick the Date] OLEH : BUSTANUL ARIFIN TUGAS : SISTEM KOMPUTER

Makalah Elektronika MULTIPLEXER DAN DEMULTIPLEXER

MULTIPLEKSER DAN DEMULTIPLEKSER

Gambar 4.1. Rangkaian Dasar MUX.

MENGENAL MULTIPLEXER DAN DEMULTIPLEXER

BAB VI RANGKAIAN KOMBINASI

BAB IX RANGKAIAN PEMROSES DATA

DISUSUN OLEH : WAHYU RUDI SANTOSO

MODUL I GERBANG LOGIKA

RANGKAIAN MULTIPLEXER

DISUSUN OLEH : SHELLY PUSPITA WARDANI

MULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer

SMK NEGERI 1 BAURENO

BAB I : APLIKASI GERBANG LOGIKA

BAB I MULTIPLEXER. Kompetensi Dasar 3.7 Memahami prinsip kerja multiplexer.

RANGKAIAN LOGIKA DISKRIT

Tabel 4.1. Tabel Keluaran Multiplexer INPUT OUTPUT D=S W1 C=S W2 B=S W3 A=S W4 L4=Tin ggi L3=Tin ggi L2=Tin ggi L1=Tin ggi

Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

BAB III RANGKAIAN LOGIKA

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)

8.3. DASAR TEORI : KONSEP DASAR MEMORY

PRAKTIKUM RANGKAIAN DIGITAL

Percobaan 9 MULTIPLEKSER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

Gambar 1.1 Konfigurasi pin IC 74LS138

TSK205 Sistem Digital. Eko Didik Widianto

O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012

BAB III RANGKAIAN LOGIKA

SEMINAR NASIONAL PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER.

BAB IV : RANGKAIAN LOGIKA

Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999

( A + B) C. Persamaan tersebut adalah persamaan rangkaian digital dengan 3 masukan sehingga mempunyai 8 kemungkinan keadaan masukan.

BAB III PERANCANGAN SISTEM

PERTEMUAN 9 RANGKAIAN KOMBINASIONAL

X = A Persamaan Fungsi Gambar 1. Operasi NOT

Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

Percobaan 8 DEMULTIPLEKSER / DEKODER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Kelompok 7. Danu Setiawan Juli Adi Prastyo Comparator

Lanjutan. Rangkaian Logika. Gambar Rangkaian Logika

Organisasi & Arsitektur Komputer

METODE PENELITIAN. Elektro Universitas Lampung. Penelitian di mulai pada bulan Oktober dan berakhir pada bulan Agustus 2014.

Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

BAB III GERBANG LOGIKA DAN ALJABAR BOOLEAN

MODUL I GERBANG LOGIKA DASAR

Interfacing i8088 dengan Memori

Laporan Praktikum. Gerbang Logika Dasar. Mata Kuliah Teknik Digital. Dosen pengampu : Pipit Utami

BAB III PERANCANGAN ALAT

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

LAB #1 DASAR RANGKAIAN DIGITAL

LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06

BAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET TEKNIK DIGITAL LS 2 : Aljabar Boolean, Teori De Morgan I dan De Morgan II

Rangkaian Kombinasional

III. METODE PENELITIAN. Penelitian ini mulai dilaksanakan pada bulan April 2015 sampai dengan Mei 2015,

Aljabar Boolean dan Gerbang Logika Dasar

MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)

ADC dan DAC Rudi Susanto

Konsep dasar perbedaan

Representasi Boolean

SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283

BAB III PERANCANGAN DAN REALISASI. Blok diagram carrier recovery dengan metode costas loop yang

GERBANG LOGIKA. Keadaan suatu sistem Logika Lampu Switch TTL CMOS NMOS Test 1 Tinggi Nyala ON 5V 5-15V 2-2,5V TRUE 0 Rendah Mati OFF 0V 0V 0V FALSE

DECODER / MULTIPLEXER

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Modul 3 : Rangkaian Kombinasional 1

SHEET PRAKTIK TEKNIK DIGITAL

LEMBAR TUGAS MAHASISWA ( LTM )

PERCOBAAN 3 MULTIPLEXER/DEMULTIPLEXER UNIT 3.3. PENJELASAN SINGKAT TENTANG MODUL

Rangkaian Kombinasional

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

MODUL DASAR TEKNIK DIGITAL

BAB V RANGKAIAN ARIMATIKA

Rangkaian digital yang ekivalen dengan persamaan logika. Misalnya diketahui persamaan logika: x = A.B+C Rangkaiannya:

GERBANG GERBANG LOGIKA

Rangkaian Logika. Eko Didik Widianto. Sistem Komputer - Universitas eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32

GERBANG LOGIKA DIGITAL

Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

TEORI DASAR DIGITAL OTOMASI SISTEM PRODUKSI 1

BAB III STUDI KOMPONEN. tugas akhir ini, termasuk fungsi beserta alasan dalam pemilihan komponen. 2. Sudah memiliki Kecepatan kerja yang cepat

MAKALAH MULTIPLEXER DAN DEMULTIPLEXER

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

Hanif Fakhrurroja, MT

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

MODUL I PENGENALAN ALAT

LAPORAN PRAKTIKUM SISTEM DIGITAL PEMBUKTIAN DALIL-DALIL ALJABAR BOOLEAN

MAKALAH SYSTEM DIGITAL GERBANG LOGIKA DI SUSUN OLEH : AMRI NUR RAHIM / F ANISA PRATIWI / F JUPRI SALINDING / F

BLOK DIAGRAM DAN GAMBAR RANGKAIAN

PERCOBAAN 2. MULTIPLEXER/DEMULTIPLEXER UNIT dan SWITCHING NETWORK UNIT

MAKALAH SISTEM KOMPUTER

BAB III KEGIATAN PENELITIAN TERAPAN

CENTRAL PROCESSING UNIT (CPU) Sebuah mesin tipe von neumann

Transkripsi:

Demultiplexer dan Multiplexer Oleh : Khany Nuristian 0917041035 Defi Setiawati 1017041025 Tugas Sistem Digital DEMULTIPLEKSER Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data dan mendistribusikan input tersebut ke beberapa output yang tersedia. Kendali pada demultiplekser akan memilih saklar mana yang akan dihubungkan. Pemilihan keluarannya dilakukan melalui masukan penyeleksi. Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari demultiplekser tersebut. Pada demultiplekser saluran kendali sebanyak "n" saluran dapat menyeleksi saluran keluaran. Secara bagan, kerja demultiplekser dapat digambarkan sebagai berikut : Ganbar 1. Rangkaian dasar demultiplekser Pada demultiplekser, masukan data dapat terdiri dari beberapa bit. Keluarannya terdiri dari beberapa jalur, masing-masing jalur terdiri dari satu atau lebih dari satu bit. Masukan selector terdiri dari satu atau lebih dari satu bit tergantung pada banyaknya jalur keluaran. Sedangkan tabel kebenaran sebuah demultiplekser dengan 2 select line dapat ditunjukan pada Tabel 1. Tabel 1. Tabel kebenaran demultiplekser dengan 2 select line Input Output Inp 0 0 0 0 x x x

0 0 1 1 x x x 0 1 0 x 0 x x 0 1 1 x 1 x x 1 0 0 x x 0 x 1 0 1 x x 1 x 1 1 0 x x x 0 1 1 1 x x x 1 Rangkaian Demultiplexer ditunjukkan pada Gambar 2. Gambar 2. Rangkain Logika Demultiplexer Gambar 3. Rangkaian Diskrit Demultiplexer

Contoh soal : Sebuah DE-MUX 4 kanal di realisasikan pada rangkaian berikut : tentukan persamaan output (F) dari rangkaian tersebut! Penyelesaian : Tabel kebenaran : A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 Dari tabel kebenaran diatas dapat dibuatkan persamaan logika berikut: F = ABC (ABCnegasi) 2. Buatlah rangkaian logika yang mempunyai persamaan Boole sebagai Y (A, B, C) = serta tuliskan tabel kebenarannya? Jawab : Sesuai persamaan yang diberikan, maka tabel kebenaran rangkaian tersebut dan aljabar boole rangkaian tersebut adalah: Tabel 2. Tabel Kebenaran

A B C F Y = A.B. C + A.B.C + A.B.C + A.B.C 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 sedangkan untuk rangkaian demultiplexer yang menggunakan persamaan diatas dapat dilihat pada gambar 4. Gambar 4. Implementasi persamaan Y (A, B, C) = 3. Mengapa suatu demultiplexer disebut juga dengan penyalur data? Jawab : Karena Demultiplexer merupakan rangkaian logika yang berfungsi menyalurkan data yang ada pada inputnya ke salah satu dari beberapa outputnya dengan bantuan sinyal pemilih atau sinyal kontrol MULTIPLEXER Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selektor, dapat dipilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n-input, m-selector, dan 1 output. Biasanya jumlah inputnya adalah 2m selektornya. Adapun macam dari multiplexer ini adalah sebagai berikut: o Multiplexer 4x1 atau 4 to 1 multiplexe r o Multiplexer 8x1 atau 8 to 1 multiplexer o Multiplexer 16x1 atau 16 to 1 multiplexer dsb

Tabel 2. Tabel Kebenaran Multiplexer Gambar 5. Rangkaian Multiplexer. Multiplexer atau selektor data adalah suatu rangkaian logika yang menerima input data dan untuk suatu saat tertentu hanya mengijinkan satu dari data input tersebut untuk lewat mencapai output. Jalan yang akan ditempuh dari input data yang diinginkan ke output dikontrol oleh input input SELECT (kadang kadang disebut input input ADDRESS).Di bawah ini merupakan gambar diagram dasar multiplexer.

Gambar 6. Diagram Dasar Multiplexer Multiplexer bekerja seperti sebuah saklar (switch) multi posisi yang dikontrol secara digital, dimana kode digital yang diberikan ke input - input SELECT mengontrol input - input data mana yang di switch ke output. misalnya, pada multiplexer dua input, output z akan sama dengan input data Io untuk kode input SELECT berlogik 1, Z akan sama dengan I1 untuk kode input SELECT berlogik 0. Dengan kata lain multiplexer memiilih 1 dari N data input dan menyalurkan data yang terpilih ke suatu chanel output tunggal. Gambar 7. Rangkaian IC TTL 74153 Multiplexer 2 keluaran Contoh soal: 1. Gambar 6 menunjukkan rangkaian logika untuk multiplexer dua input (dua chanel) dengan input input data A dan B dan input SELECT. Level logika yang diberikan ke input S menentukan AND gate mana yang di enable sehingga input datanya lewat melalui OR gate ke output Z. Tuliskan ekspresi bolean untuk output tersebut beserta rangkaian logikanya. Jawab : persamaan bolean untuk output tersebut Z = A.S + B.S sedangkan untuk rangkaian logikanya dapat di tunjukkan pada Gambar 8.

Gambar 8. Multiplexer 2 Input 2. Dari tabel kebenaran tunjukkn bahwa Z=B. Tabel Kebenaran Multiplexer 2 Input Dengan S = 0, ekspresi ini menjadi: 3. Tunjukkan bahwa Z akan identik dengan sinyal input B yang merupakan suatu level logika tetap atau sinyal logika yang berubah ubah menurut waktu. Dimana S = 1 jawab : Sehingga menunjukkan bahwa output Z akan identik dengan sinyal input A. Rangkaian rangkaian multiplexer sangat banyak di temukan dalam berbagai macam pemakaian dalam sistem - sistem digital. Pemakaian pemakaian ini termasuk seleksi data, data routing, pengurutan operasi (operation sequencing), konversi pararel ke seri dan lain sebagainnya.