Lutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER

dokumen-dokumen yang mirip
R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

=== PENCACAH dan REGISTER ===

REGISTER DAN COUNTER.

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

BAB VIII REGISTER DAN COUNTER

PERCOBAAN 6 SHIFT REGISTER 1

JENIS-JENIS REGISTER (Tugas Sistem Digital)

LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER

BAB 7 REGISTER Register

Jobsheet Praktikum REGISTER

Register & Counter -7-

PENCACAH (COUNTER) DAN REGISTER

BAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:

REGISTER. uart/reg8.html

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB VIII REGISTER DAN COUNTER

Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

PERTEMUAN 11 REGISTER. misc/30-uart/reg8.html

BAB VII DASAR FLIP-FLOP

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

MODUL I GERBANG LOGIKA DASAR

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

1). Synchronous Counter

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

Tugas Mata Kuliah Pengantar Sistem Digital

8. TRANSFER DATA. I. Tujuan

Modul 6 : Rangkaian Sekuensial 2

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

Hanif Fakhrurroja, MT

FLIP-FLOP (BISTABIL)

MATERI RANGKAIAN SEKUENSIAL

DCH1B3 Konfigurasi Perangkat Keras Komputer

Rangkaian Sekuesial. [Rangkaian Sekuensial] BAB V

Transfer Register. Andang, Elektronika Komputer Digital 1

BAB I Tujuan BAB II Landasan Teori

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

1). Synchronous Counter

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

Percobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

5.1. TUJUAN 1. Mengenal, mengerti dan memahami operasi dasar rangkaian flip-flop. 2. Mengenal berbagai macam IC flip-flop.

BAB III PERANCANGAN SISTEM

= = = T R = sifat memori. 2. Monostable. Rangkaian. jadi. C perlahan naik. g muatan. pulsa. Lab Elektronika. terjadi di. Industri. Iwan.

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

PERTEMUAN 12 PENCACAH

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

BAB VIII COUNTER (PENCACAH)

MAKALAH TEKNIK DIGITAL

MODUL PRAKTIKUM RANGKAIAN DIGITAL

Rangkaian Sequensial. Flip-Flop RS

Eko Didik Widianto. 23 Maret 2014

Gambar 3.1 Blok Diagram Port Serial RXD (P3.0) D SHIFT REGISTER. Clk. SBUF Receive Buffer Register (read only)

PRAKTIKUM TEKNIK DIGITAL

PERTEMUAN 12 PENCACAH

PERCOBAAN 4 FLIP-FLOP 2

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

KODE MATA KULIAH : PTI6205 SEMESTER : 1 PROGRAM STUDI : Pendidikan Teknik Elektronika DOSEN PENGAMPU : Pipit Utami, M.Pd.

SISTEM KEAMANAN DENGAN MENGGUNAKAN CHIP EPROM TUGAS AKHIR OLEH: DIMAS ANGGIT ARDIYANTO

MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR

PERCOBAAN 6 COUNTER ASINKRON

FLIP-FLOP JK (Tugas Sistem Digital) Oleh Riza Amelia ( ) Zaitun ( )

MODUL DASAR TEKNIK DIGITAL

3. Rangkaian Logika Kombinasional dan Sequensial 3.1. Rangkaian Logika Kombinasional Enkoder

FLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari

Kegiatan Belajar 4 : Sistem Elektronika Digital Capaian Pembelajaran Mata Kegiatan Memahami Dasar-Dasar Elektronika Digital Sub Capaian Pembelajaran

LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL

MODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R

BAB VI RANGKAIAN-RANGKAIAN ARITMETIK

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

BAB III PERANCANGAN DAN REALISASI ALAT. modulator 8-QAM seperti pada gambar 3.1 berikut ini: Gambar 3.1 Blok Diagram Modulator 8-QAM

3.TEORI SINGKAT 3.1. BILANGAN BINER

Operasi Counting Q 1 Q 2. Pulsa clock Belum ada pulsa Setelah pulsa # Setelah pulsa # 2

RANGKAIAN SEKUENSIAL

BAB VII FLIP FLOPS. Gate-gate logika kombinatorial. Elemenelemen. memori. Input-input eksternal. Gambar 7.1 Diagram Sistem Digital Umum

SHEET PRAKTIK TEKNIK DIGITAL

PERANCANGAN SIMULATOR RANGKAIAN LOGIKA DENGAN VISUAL C++ Simulator Design Of Digital Logic Gate Using Visual C++

KEGIATAN BELAJAR 1 SISTEM KOMPUTER

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

Jobsheet Praktikum FLIP-FLOP D

Output. Input R.Kombinasi Onal. Flip-Flop. Pulsa Clock. Pulsa Clock

Jobsheet Praktikum FLIP-FLOP S-R

MODUL PRAKTIKUM TEKNIK DIGITAL

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

ADC ( Analog To Digital Converter Converter konversi analog ke digital ADC (Analog To Digital Convertion) Analog To Digital Converter (ADC)

Gambar 1.1. Rangkaian Sekuensial

Sistem Digital. Sistem Angka dan konversinya

PERCOBAAN 3 FLIP FLOP 1

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

dan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro

BAB I : APLIKASI GERBANG LOGIKA

MODUL MATA KULIAH PRAKTIKUM TEKNIK DIGITAL

Transkripsi:

Lutfi Rasyid Nur Hidayat PTI D / 120533430805 SHIFT REGISTER Register merupakan sekelompok flip-flop yang dapat dipakai untuk menyimpan dan mengolah informasi dalam bentuk linier.flip-flop dalam bentuk IC memiliki terminal umum(seperti Clock, Preset dan Clear), dimana dari setiap flipflop dihubungkan dengan terminal yang bersesuaian dari flip-flop yang lain. Interkoneksi flip-flop untuk mengolah bit-bit data informasi dikenal dengan Register. Jenis register ada 2, yakni 1. Storage Register Storage register digunakan apabila hendak menyimpan informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain.tergantung banyaknya kata/bit yang dapat disimpan dari banyaknya flip-flop dalam register.satu flip-flop dapat menyimpan satu bit. 2. Shift Register Suatu register dimana bit data informasi diterima maupun dikeluarkan dengan cara pergeseran, yakni mengeser satu bit data ke kiri atau ke kanan untuk setiap satu periode clock yang diberikan. Jenis shift register ada 4 yakni Serial Input Serial Output (SISO) Serial Input Parallel Output (SIPO) Parallel Input Parallel Output (PIPO) Parallel Input Serial Output (PISO) Model Pergeseran pada Shift Register

Tipe Shift Register Shift Register Statik dibangun dengan flipflop sebagai piranti penyimpan Shift Register Dinamik dibangun menggunakan kapasitor sebagai piranti penyimpan Serial Input Serial Output(SISO) Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada clock dari 1 ke 0. karena jalan keluarnya flip-flop satu dihubungkan ke masukan flipflop berikutnya, maka informasi di dalam register akan digeser ke kanan selama pulsa clock. Tabel kebenaran (data 1101) Shift Register Serial In Serial Out Shift Control Register Shift control register dapat berfungsi sebagai shift right register (SRR) maupun shift leftregister (SLR)

SRR dan SLR diaktifkan oleh SC. Jika SC =1, maka akan mengaktifkan SLR. Jika SC = 0, maka akan mengaktifkan SRR Tabel kebenaran SRR Tabel Kebenaran SLR Shift Register dua arah Shift register dua arah dikendalikan masukan direction. Ketika n bit shift register digeser ke kanan n kali, semua n bit data digeser keluar. Data baru di dalam register bergantung pada nilai masukan kiri pada setiap pulsa geser. Shift register dapat di-clear-kan dengan pengaturan masukan. Register Geser SIPO Register geser dengan masukan data secara serial dan keluaran data secara parelel Tabel kebenaran SIPO

Tabel kebenaran PIPO Cara Kerja Register Geser PISO: Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set dan reset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1. Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q. Ring Shift Register Recirculating data output flip-flop paling akhir ke input flip-flop paling awal dapat dilakukan dengan memberikan output Q0 pada R3 dan Q0 pada S3. Dengan koneksi semacam Ring ini data-data yang telah dibebankan sebelumnya tidak pernah hilang. Sejumlah n bit data yang sama akan muncul kembali setelah pergeseran sebesar n kali. JOHNSON SHIFT COUNTER Sama seperti Ring Shift Counter, Johnson Shift Counter juga merupakan Recirculating Shift Register. Bedanya adalah pada Johnson Shift Counter, output dari flip-flop paling akhir Q0 diumpanbalikkan ke input flip-flop paling awal S3. Begitu pula output Q0 diumpan balikkan ke input R3. Karena ada persilangan pada output flip-flop terakhir, maka nilai input-input flip-flop paling awal berkebalikan dengan nilai output flip-flop paling akhir.

Tugas 1 Buatlah Sebuah Parallel in Serial Out Shift Register 5 bit dengan data awal 10010 menggunakan JK Flip flop. Tulisan Tabel yang dihasilkan oleh serialnya untuk 10 clock pertama.

Clock ke A B C D E Output 0 0 0 0 0 0 00000 1 1 0 0 1 0 00000 2 1 1 0 0 1 00000 3 1 1 1 0 0 10000 4 1 1 1 1 0 01000 5 1 1 1 1 1 00100 6 1 1 1 1 1 10010 7 1 1 1 1 1 11001 8 1 1 1 1 1 11100 9 1 1 1 1 1 11110 10 1 1 1 1 1 11111 Tugas 2 Buat sebuah johnson Shift Conter 4 bit dengan data awal 1011,dimana anatar flipflop pertama dan kedua di-twit. Buat tabel outputnya untuk 10 cloc pertama dan gambarkan Timing Diagramnya. Tugas 3 Dengan menggunakn ic Universal Shift Register,dapatkan timing diagram untuk kondisi berikut : Clock pertama : mengambil data 1011 Clock ke-2 sd 5: Geser data ke kiri, dengan data tambahan 1 Clock ke -6 s/d 9 : Geser data ke kanan, dengan data tambahan 0 Clock e-10 : Diamkan data.

Clock ke Input Output S 1 S 2 SR SL Q 0 Q 1 Q 2 Q 3 1 x x x x 1 0 1 1 2 0 0 1 x 0 1 1 1 3 1 0 1 x 1 1 1 1 4 1 0 1 x 1 1 1 1 5 0 1 1 x 1 1 1 1 6 0 1 x 0 0 1 1 1 7 1 0 x 0 0 0 1 1 8 0 0 x 0 0 0 0 1 9 1 0 x 0 0 0 0 0 10 1 0 0 0 0 0 0 0