MULTIPLEXER & DEMULTIPLEXER .I.

dokumen-dokumen yang mirip
Demultiplexer dan Multiplexer Oleh : Khany Nuristian Defi Setiawati Tugas Sistem Digital DEMULTIPLEKSER

[Pick the Date] OLEH : BUSTANUL ARIFIN TUGAS : SISTEM KOMPUTER

Makalah Elektronika MULTIPLEXER DAN DEMULTIPLEXER

MULTIPLEKSER DAN DEMULTIPLEKSER

MENGENAL MULTIPLEXER DAN DEMULTIPLEXER

BAB VI RANGKAIAN KOMBINASI

DISUSUN OLEH : WAHYU RUDI SANTOSO

BAB IX RANGKAIAN PEMROSES DATA

RANGKAIAN MULTIPLEXER

DISUSUN OLEH : SHELLY PUSPITA WARDANI

MODUL I GERBANG LOGIKA

Gambar 4.1. Rangkaian Dasar MUX.

SMK NEGERI 1 BAURENO

MULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer

BAB I MULTIPLEXER. Kompetensi Dasar 3.7 Memahami prinsip kerja multiplexer.

BAB I : APLIKASI GERBANG LOGIKA

Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:

PRAKTIKUM RANGKAIAN DIGITAL

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

8.3. DASAR TEORI : KONSEP DASAR MEMORY

Percobaan 9 MULTIPLEKSER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

Tabel 4.1. Tabel Keluaran Multiplexer INPUT OUTPUT D=S W1 C=S W2 B=S W3 A=S W4 L4=Tin ggi L3=Tin ggi L2=Tin ggi L1=Tin ggi

BAB III RANGKAIAN LOGIKA

RANGKAIAN LOGIKA DISKRIT

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012

Lanjutan. Rangkaian Logika. Gambar Rangkaian Logika

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB IV : RANGKAIAN LOGIKA

MAKALAH SISTEM KOMPUTER

METODE PENELITIAN. Elektro Universitas Lampung. Penelitian di mulai pada bulan Oktober dan berakhir pada bulan Agustus 2014.

LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06

PERTEMUAN 9 RANGKAIAN KOMBINASIONAL

Percobaan 8 DEMULTIPLEKSER / DEKODER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Interfacing i8088 dengan Memori

Organisasi & Arsitektur Komputer

BAB III RANGKAIAN LOGIKA

Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

SEMINAR NASIONAL PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER.

TSK205 Sistem Digital. Eko Didik Widianto

Gambar 1.1 Konfigurasi pin IC 74LS138

BAB I PENDAHULUAN. Fungsi Boolean seringkali mengandung operasi operasi yang tidak perlu, literal

PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999

Review Sistem Digital : Logika Kombinasional

LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)

KEGIATAN. Tes tertulis Pengamatan Wawancara Laporan. Menjelaskan pengetahuan dasar kendali elektronik

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

Aljabar Boolean dan Gerbang Logika Dasar

Rangkaian Kombinasional

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

Mengenal Gerbang Logika (Logic Gate)

BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA

BAB III PERANCANGAN DAN REALISASI. Blok diagram carrier recovery dengan metode costas loop yang

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)

Rangkaian Kombinasional

BAB III PERANCANGAN ALAT

BAB III GERBANG LOGIKA DAN ALJABAR BOOLEAN

TINJAUAN PUSTAKA. Sistem kontrol adalah suatu alat yang berfungsi untuk mengendalikan,

Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

CENTRAL PROCESSING UNIT (CPU) Sebuah mesin tipe von neumann

TEORI DASAR DIGITAL OTOMASI SISTEM PRODUKSI 1

X = A Persamaan Fungsi Gambar 1. Operasi NOT

GERBANG LOGIKA. Keadaan suatu sistem Logika Lampu Switch TTL CMOS NMOS Test 1 Tinggi Nyala ON 5V 5-15V 2-2,5V TRUE 0 Rendah Mati OFF 0V 0V 0V FALSE

Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

Sistem Digital. Dasar Digital -4- Sistem Digital. Missa Lamsani Hal 1

BAB V RANGKAIAN ARIMATIKA

Perangkat Keras Komputer dan Perangkat Input Output

POLITEKNIK NEGERI SRIWIJAYA PALEMBANG

Konsep dasar perbedaan

Representasi Boolean

PROGRAMMABLE LOGIC CONTROLLER (PLC) SUATU PEMAHAMAN DASAR PERALATAN PENGENDALI DI INDUSTRI BAGI MAHASISWA TEKNIK INDUSTRI

BAB III FUNGSI BAGIAN PLC. Processor. Catu Daya. Gambar 2. Block Diagram Perangkat Keras PLC

Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA

Kelompok 7. Danu Setiawan Juli Adi Prastyo Comparator

BAB 1 PENDAHULUAN. 1.1 Latar Belakang

BAB III DESAIN BUCK CHOPPER SEBAGAI CATU POWER LED DENGAN KENDALI ARUS. Pada bagian ini akan dibahas cara menkontrol converter tipe buck untuk

Dasar - Dasar Pemrograman PLC (Bagian 3) Lanjutan dari Bagian 2. B. Example Problem Lighting Control

GERBANG LOGIKA DIGITAL

III. METODE PENELITIAN. Penelitian ini mulai dilaksanakan pada bulan April 2015 sampai dengan Mei 2015,

Hanif Fakhrurroja, MT

BLOK DIAGRAM DAN GAMBAR RANGKAIAN

BAB I GERBANG LOGIKA DASAR & ALJABAR BOOLEAN

Output b akan ada aliran arus dari a jika saklar x ditutup dan sebaliknya Output b tidak aliran arus dari a jika saklar x dibuka.

ADC dan DAC Rudi Susanto

BAB II TEORI. Proses pengaturan atau pengendalian suatu atau beberapa besaran

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

LAPORAN PRAKTIKUM SISTEM DIGITAL PEMBUKTIAN DALIL-DALIL ALJABAR BOOLEAN

PERCOBAAN 3 MULTIPLEXER/DEMULTIPLEXER UNIT 3.3. PENJELASAN SINGKAT TENTANG MODUL

Dalam kondisi normal receiver yang sudah aktif akan mendeteksi sinyal dari transmitter. Karena ada transmisi sinyal dari transmitter maka output dari

SHEET PRAKTIK TEKNIK DIGITAL

MODUL I GERBANG LOGIKA DASAR

BAB II TINJAUAN PUSTAKA

MODUL DASAR TEKNIK DIGITAL

Input ADC Output ADC IN

JAWABAN ORGANISASI KOMPUTER 7 Agustus 2004

Transkripsi:

MULTIPLEXER & DEMULTIPLEXER.I. KATA PENGANTAR Puji syukur kehadirat ALLAH SWT atas tersusunya buku MULTIPLEXER & DEMULTIPLEXER ini.dengan tersusunya buku ini semoga dapat di gunakan sebagai buku pedoman untuk siswa khususnya siswa Sekolah Menegah Kejuruan (SMK) dalam program keahlian Teknik Komputer Dan Jaringan.dalam penerapan k13 (kurikulum 2013) yang mengacu pada pradigma belajar dan menyebabkan terjadinya perubahan pada kurikulum sebelumnya yakni dari pola pembelajaran yang pusat kepada guru menjadi pembelajaran yang berpusat kepada peserta didik. Dimana peserta didik diharuskan aktif dalam pembelajaran. Penyajian buku MULTIPLEXER & DEMULTIPLEXER untuk mata pelajaran sistem komputer yang termasuk pelajaran produktif dalam program keahlian Teknik Komputer Dan Jaringan ini di susun dengan tujuan agar peserta didik dapat melakukan proses pencarian pengetahuan berkenan dengan materi pelajaran melalui berbagai aktivitas,dengan demikian peserta didik di arahkan untuk menemukan sendiri berbagai fakta,membangun konsep,dan nilai-nilai baru secara mandiri

1). KATA PENGANTAR 2).DAFTAR ISI -MULTIPLEXER -PENGERTIAN MULTIPLEXER -GAMBAR MULTIPLEXER -LATIHAN SOAL.II. DAFTAR ISI -DEMULTIPLEXER -PENGERTIAN DEMULTIPLEXER -GAMBAR DEMULTIPLEXER -LATIHAN SOAL 3).BIODATA PEMBUAT

MULTIPLEXER Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selektor, dapat dipilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n-input, m-selector, dan 1 output. Biasanya jumlah inputnya adalah 2m selektornya. Adapun macam dari multiplexer ini adalah sebagai berikut: o Multiplexer 4x1 atau 4 to 1 multiplexe r o Multiplexer 8x1 atau 8 to 1 multiplexer o Multiplexer 16x1 atau 16 to 1 multiplexer dsb Multiplexer atau selektor data adalah suatu rangkaian logika yang menerima input data dan untuk suatu saat tertentu hanya mengijinkan satu dari data input tersebut untuk lewat mencapai output. Jalan yang akan ditempuh dari input data yang diinginkan ke output dikontrol oleh input input SELECT (kadang kadang disebut input input ADDRESS).Di bawah ini merupakan gambar diagram dasar multiplexer. Multiplexer bekerja seperti sebuah saklar (switch) multi posisi yang dikontrol secara digital, dimana kode digital yang diberikan ke input - input SELECT mengontrol input - input data mana yang di switch ke output. misalnya, pada multiplexer dua input, output z akan sama dengan input data Io untuk kode input SELECT berlogik 1, Z akan sama dengan I1 untuk kode input SELECT berlogik 0. Dengan kata lain multiplexer memiilih 1 dari N data input dan menyalurkan data yang terpilih ke suatu chanel output tunggal. GAMABAR MULTIPLEXER

LATIHAN SOAL 1. Gambar 6 menunjukkan rangkaian logika untuk multiplexer dua input (duachanel) dengan input input data A dan B dan input SELECT. Level logika yang diberikan ke input S menentukan AND gate mana yang di enable sehingga input datanya lewat melalui OR gate ke output Z. Tuliskan ekspresi bolean untuk output tersebut beserta rangkaian logikanya. Jawab : persamaan bolean untuk output tersebut Z = A.S + B.S sedangkan untuk rangkaian logikanya dapat di tunjukkan pada Gambar 8. 2. Dari tabel kebenaran tunjukkn bahwa Z=B. Tabel Kebenaran Multiplexer 2 Input

3. Tunjukkan bahwa Z akan identik dengan sinyal input B yang merupakan suatu level logika tetap atau sinyal logika yang berubah ubah menurut waktu. Dimana S = 1 jawab : Sehingga menunjukkan bahwa output Z akan identik dengan sinyal input A. Rangkaian rangkaian multiplexer sangat banyak di temukan dalam berbagai macam pemakaian dalam sistem - sistem digital. Pemakaian pemakaian ini termasuk seleksi data, data routing, pengurutan operasi (operation sequencing), konversi pararel ke seri dan lain sebagainnya. DEMULTIPLEXER Demultiplexer adalah rangkaian logika yang menerima satu input data dan mendistribusikan input tersebut ke beberapa output yang tersedia. Kendali pada demultiplekser akan memilih saklar mana yang akan dihubungkan. Pemilihan keluarannya dilakukan melalui masukan penyeleksi. Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari demultiplekser tersebut. Pada demultiplekser saluran kendali sebanyak "n" saluran dapat menyeleksi saluran keluaran. Secara bagan, kerja demultiplekser dapat digambarkan sebagai berikut : Pada demultiplekser, masukan data dapat terdiri dari beberapa bit. Keluarannya terdiri dari beberapa jalur, masing-masing jalur terdiri dari satu atau lebih dari satu bit. Masukan selector terdiri dari satu atau lebih dari satu bit tergantung pada banyaknya jalur keluaran.

Sedangkan tabel kebenaran sebuah demultiplekser dengan 2 select line dapat ditunjukan pada 1

GAMABAR DEMULTIPLEXER

A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A B C F 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1

Y = A.B. C + A.B.C + A.B.C + A.B.C

LATIHAN SOAL PENYELESAIAN : TABEL KEBENARAN : Dari tabel kebenaran diatas dapat dibuatkan persamaan logika berikut:

F = ABC (ABCnegasi) 2. Buatlah rangkaian logika yang mempunyai persamaan Boole sebagai Y (A, B, C) = Σ(2,4,5,7) serta tuliskan tabel kebenarannya? Jawab : Sesuai persamaan yang diberikan, maka tabel kebenaran rangkaian tersebut dan aljabar boole rangkaian tersebut adalah: Tabel 2. Tabel Kebenaran sedangkan untuk rangkaian demultiplexer yang menggunakan persamaan diatas dapat dilihat pada Gambar 4. Implementasi persamaan Y (A, B, C) = Σ (2,4,5,7) Mengapa suatu demultiplexer disebut juga dengan penyalur data? Jawab : Karena Demultiplexer merupakan rangkaian logika yang berfungsi menyalurkan data yang ada pada inputnya ke salah satu dari beberapa outputnya dengan bantuan sinyal pemilih atau sinyal control

BIODATA PEMBUAT Nama Kelas : Moch.Musta in : X Tkj II Absen : 23 Hobi Cita Umur : Sepak Bola : Jadi Orang Sukses Dunia Akhirat : 15 Tahun