PRAKTIKUM TEKNIK DIGITAL

MODUL PRAKTIKUM TEKNIK DIGITAL PROGRAM STUDI S1 TEKNIK INFORMATIKA ST3 TELKOM PURWOKERTO 2015

A. Standar Kompetensi MODUL I ALJABAR BOOLE DAN RANGKAIAN KOMBINASIONAL Mata Kuliah Semester : Praktikum Teknik Digital : 1 (Satu) Alokasi Waktu : 100 menit Menguasai penyederhanaan persamaan logika dan simulasi pembuatan rangkaian logika sederhana B. Kompetensi Dasar 1. Teori Aljabar Boole 2. Penyederhanaan dengan Peta Karnaugh 3. Teori Rangkaian Kombinasional C. Tujuan Pembelajaran Setelah mengikuti praktikum siswa diharapkan dapat: 1. Memahami cara menyederhanakan persamaan digital 2. Dapat merancang rangkaian digital sederhana D. Materi Aljabar Boole (Boolean Algebra) Aljabar Boole dikembangkan oleh matematikawan Inggris George Boole di tahun 1847. Aljabar Boole tepat untuk diimplementasikan dalam analisa logika matematika. Boole digunakan dalam bidang-bidang antropologi, biologi, kimia, ekologi, ekonomi, sosiologi dan terutama di bidang computer science. Penerapan dalam bidang computer science adalah dalam hal perancangan sirkuit elektronik (jaringan yang tersusun atas gerbang logika), bahasa pemrograman, basis data dan teori kompleksitas [2]. Operasi Dasar dan Gerbang Logika 1. Operasi NOT Disebut juga Invers Lambang 2 E l i s a U s a d a

Tabel kebenaran 2. Operasi OR Lambang Tabel kebenaran 3. Operasi AND Lambang Tabel kebenaran 4. Operasi XOR Lambang Tabel kebenaran X X 0 1 1 0 3 E l i s a U s a d a

Rangkaian Logika Rangkaian logika dibentuk dari susunan gerbang logika. Rangkaian logika dapat dibedakan menjadi dua macam yaitu rangkaian kombinasional dan rangkaian sekuensial. Rangkaian logika kombinasional merupakan rangkaian logika yang memiliki output yang tergantung hanya pada kondisi input pada saat itu. Rangkaian logika sekuensial adalah rangkaian logika yang memiliki output yang tergantung pada input pada saat itu dan juga tergantung pada kondisi input sebelumnya (memiliki memori). Contoh rangkaian kombinasional adalah rangkaian adder, substractor, multiplexer. Contoh rangkaian sekuensial adalah register dan counter. Persamaan logika yang disederhanakan dapat membentuk rangkaian logika yang sederhana pula. Beberapa cara yang digunakan untuk menyederhanakan persamaan logika adalah: a) Metode aljabar Boole b) Metode Karnaugh Map (Peta Karnaugh atau K-Map) Penyederhanaan persamaan logika pada intinya adalah mengurangi jumlah minterm atau maxterm yang ada di dalam persamaan. Penyederhanaan dengan Aljabar Boole Penyederhanaan persamaan logika dengan aljabar Boole dilakukan dengan menerapkan dalil dan teorema-teorema dalam aljabar Boole. Dalil dalam aljabar Boole: Teorema Aljabar Boole: T1: Hukum Komutatif a) X + Y = Y + X b) X. Y = Y. X T2: Hukum Asosiatif D1: X = 0 atau X = 1; X merupakan variabel boolean D2: 0. 0 = 0 D3: 1 + 1 = 1 D4: 0 + 0 = 0 D5: 1. 1=1 D6: 1. 0 = 0. 1 = 0 D7: 1 + 0 =0 + 1 = 1 4 E l i s a U s a d a

a) ( X + Y ) + Z = X + (Y + Z) b) (X. Y ). Z = X. (Y. Z) T3: Hukum Distributif a) X. (Y + Z) = X.Y + X.Z b) X + (Y. Z) = (X+Y). (X + Z) T4: Hukum Identitas a) X + X = X b) X. X = X T5: Hukum Negasi a) (X ) = X b) (X ) = X T6: Hukum Redundansi T7: T8: T9: a) X + X. Y = X b) X. ( X + Y ) = X a) 0 + X = X b) 1. X = X c) 1 + X = 1 d) 0. X = 0 a) A + A = 1 b) A. A = 0 a) X + X. Y = X + Y X. (X + Y) = X. Y T10: De Morgan Contoh: a) (X + Y) = X. B b) ( X. Y) = X + B Sederhanakan persamaan logika berikut menggunakan dalil/teorema aljabar boole: F= Y(X + Z) + Z Penyelesaian: F = Y(X + Z) + Z 5 E l i s a U s a d a

= YX + YZ +Z hukum distributif = YX + Z(Y+1) Menurut Teorema (T7) Y + 1 = 1 maka, X = YX + Z. 1 Menurut Teorema (t7) Z. 1 = Z maka, X = YX + Z Penyederhanaan Persamaan Logika dengan Peta Karnaugh Peta karnaugh digunakan untuk penyederhaan persamaan boolean baik untuk suku minterm (SOP) maupun maxterm (POS). Dalam modul ini hanya akan dibahas penyederhanaan untuk minterm saja. Peta karnaugh menggambarkan harga suatu persamaan (fungsi) logika pada tiap kombinasi masukan. Harga untuk setiap masukan dituliskan dalam kotak yang bersesuaian dengan nama variabel boolean. Urutan nama variabel pada kotak peta Karnaugh dibuat berdasarkan deretan kode Gray. Jumlah kotak tergantung dari jumlah variabel boolean dari persamaan tersebut. Jumlah kotak dirumuskan dengan 2 n dengan n adalah jumlah variabel yang ada di dalam persamaan. Untuk persamaan logika dengan 2 variabel, maka kotak yang dibutuhkan dalam peta Karnaugh adalah 2 n =4. Penggambaran peta karnaugh untuk 3 variabel ke atas memiliki beberapa variasi. Berikut ini variasi gambar peta karnaugh untuk 2 variabel, 3 variabel dan 4 variabel. Peletakan Minterm (m n ) dalam Peta Karnaugh untuk Persamaan logika 2 variabel: Sumber Gambar: Variasi Peletakan Minterm (m n ) dalam peta Karnaugh untuk Persamaan logika 3 variabel: 6 E l i s a U s a d a

- Sumber Gambar:[1] Peletakan Minterm (m n ) dalam Peta Karnaugh untuk Persamaan Logika 4 Variabel: Sumber Gambar: [3] Setelah diketahui posisi untuk setiap minterm, maka dilakukan pengelompokan (grouping). Ketentuan grouping (untuk minterm) adalah: 1. Pengelompokan dilakukan pada nilai 1 yang berdekatan (tidak terselang) 2. Pengelompokan sebanyak 2 n minterm (1,2,4,8,16, dst) 3. Buat kelompok sebesar mungkin 7 E l i s a U s a d a

Contoh pengelompokan: 2 variabel: Sumber Gambar: [3] 3 variabel: Sumber Gambar: [3] 4 variabel: Sumber Gambar: [3] 8 E l i s a U s a d a

Hasil pengelompokan menentukan bentuk baru dari persamaan logika. Tuliskan persamaan baru dengan cara menuliskan SOP dari variabel yang memiliki petak bernilai 1. Contoh : Langkah-langkah penyederhanaan dengan peta Karnaugh: Dicontohkan persoalan penyederhaan untuk persamaan logika F=A B C + A B C + A BC + A BC 1. Membuat tabel kebenaran dari persamaan logika A B C A B C A B C A BC A BC F 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 2. Meletakkan minterm atau maksterm ke dalam posisi di peta Karnaugh (menuliskan kondisi F sesuai nilai masukan, dapat dilihat pada kolom F) A BC Maka persamaan baru dituliskan: F=x 1 x 2 + x 1 x 2 00 01 11 10 0 1 1 1 1 1 0 0 0 0 9 E l i s a U s a d a

3. Pengelompokan (grouping) 00 01 11 10 0 1 1 1 1 1 0 0 0 0 4. Dari pengelompokan didapatkan persamaan baru yang lebih sederhana yaitu: E. Lembar Kerja 1. Alat dan Bahan a) Modul praktikum b) Trainer Kit Leybold c) Kabel Konektor 2. Prosedur Praktikum A BC F=A a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan b) Sederhanakan persamaan logika berikut ini dengan melengkapi langkah-langkah yang telah diberikan (gunakan peta karnaugh min term) kemudian implementasikan ke dalam papan trainer. Persamaan logika: F = XY + X Z + YZ c) Rangkaian logika yang dihasilkan harus berupa rangkaian dengan 2 buah gerbang AND, satu buah gerbang OR dan 1 buah gerbang NOT d) Gambarkan rangkaian logika yang dihasilkan 10 E l i s a U s a d a

Persamaan : F = XY + X Z + YZ 1. Tabel Kebenaran untuk F: 2. Isikan posisi min term X YZ LEMBAR KERJA MODUL I Nama :... NIM :... X Y Z XY X Z YZ F 0 0 0 0 0 1 0 1 0 0 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Dilihat dari posisi min term yang didapatkan, tuliskan hasil penggabungan min term, sehingga didapatkan persamaan hasil penyederhanaan: F=... 3. Gambarkan rangkaian logika dari F yang sudah disederhanakan! 4. Buat rangkaian menggunakan papan trainer! Apakah rangkaian yang dibuat bekerja dengan baik? (Ya / Tidak ) Diisi oleh asisten praktikum yang mendampingi 00 01 11 10 11 E l i s a U s a d a

Daftar Pustaka [1] Anonim. 2014. Peta Karnaugh, (Online), (http://ocw.usu.ac.id/course/download/4190000007- dasar-teknik-digital/tke_113_handout_peta_karnaugh.pdf, diakses 2 Oktober 2014). [2] Givant, S. & Halmos, P. 2009. Introduction to Boolean Algebras. 2009. Springer. [3] Widianto, E. D. 2012. Rangkaian Logika Optimal: Peta Karnaugh & Rangkaian Multi-Keluaran Kuliah#4 TSK205 Sistem Digital - TA 2011/2012, (Online), (http://didik.blog.undip.ac.id/files/2012/02/tsk205-kuliah4-petakarnaugh-v3.pdf, diakses 2 Oktober 2014). 12 E l i s a U s a d a

A. Standar Kompetensi MODUL II RANGKAIAN PENCACAH (COUNTER) Mata Kuliah Semester : Praktikum Teknik Digital : 1 (Satu) Alokasi Waktu : 100 menit Menguasai perancangan rangkaian pencacah sederhana dan mampu merangkai menggunakan papan trainer. B. Kompetensi Dasar 1. Teori JK Flip Flop 2. Teori Rangkaian Pencacah (Counter) 3. Perancangan Rangkaian Pencacah C. Tujuan Pembelajaran Setelah mengikuti praktikum siswa diharapkan dapat: 1. Memahami cara merancang rangkaian pencacah 2. Memahami perbedaan pencacah sinkron dan asinkron D. Materi 1. Register JK Flip Flop Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. JK flip-flop atau sering di tulis dengan simbol JK FF merupakan pengembangan dari RS flipflop. JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). Rangkaian dasar JK Flip Flop 13 E l i s a U s a d a

2. Rangkaian Pencacah Rangkaian pencacah merupakan rangkaian yang mampu menghitung jumlah pulsa (pulse) masukan. Contoh penggunaan rangkaian pencacah adalah dalam jam digital, timbangan digital dan speedometer. Rangkaian pencacah dapat dibedakan menjadi beberapa jenis: a) Berdasarkan cara pemicuan, rangkaian pencacah dibedakan menjadi pencacah sinkron dan asinkron. Rangkaian pencacah sinkron dipicu secara serempak dengan satu sumber clock dengan susunan flip flop pararel. Sedangkan rangkaian pencacah asinkron, minimal ada salah satu flip-flop yang clock-nya dipicu oleh keluaran flip-flop lain dan susunan flip-flopnya seri, sehingga pemicuan tidak serentak dan mengakibatkan output FF beruntun. b) Berdasarkan arah pencacahan, rangkaian pencacah dibedakan menjadi pencacah naik dan pencacah turun. Pencacah naik mencacah dari kecil ke besar sedangkan pencacah turun mencacah dari besar ke kecil. Suatu rangkaian pencacah dapat dibentuk menggunakan gerbang logika, flip flop maupun register yang dibangun dengan suatu arsitektur dengan umpan balik. Penyusunan suatu pencacah dari suatu rangkaian flip-flop mengikuti urutan perubahan dari output flip-flop yang telah ditentukan melalui suatu tabel pencacah. Untuk menyusun sejumlah flip-flop agar memenuhi urutan perubahan yang telah ditentukan ini tergantung pada macam pencacah, yakni sinkron atau tak sinkron dan jenis flip-flop yang digunakan. Pada modul ini akan dibahas pembuatan rangkaian pencacah sinkron modulo 8. E. Lembar Kerja 1. Alat dan Bahan a) Modul praktikum b) Trainer Kit Leybold c) Kabel Konektor 2. Prosedur Praktikum a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan. b) Melengkapi tabel pencacah sinkron modulo 8 c) Melengkapi tabel Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 d) Memetakan tabel kondisi JK dalam Karnaugh Map e) Pengelompokkan nilai 1 atau X f) Penyederhanaan Persamaan JK 14 E l i s a U s a d a

g) Penggambaran rangkaian pencacah sinkron modulo 8 h) Merangkai rangkaian pencacah sinkron modulo 8 menggunakan trainer Leybold 15 E l i s a U s a d a

LEMBAR KERJA MODUL II Nama :... NIM :... Pembuatan rangkaian pencacah sinkron modulo 8. 1) Pertama buat (lengkapi) tabel pencacah sinkron modulo 8 dibawah ini Cacah ke- Q A Q B Q C 0 0 0 0 1......... 2......... 3......... 4......... 5......... 6......... 7......... 2) Pelajari tabel input dan output flip flop JK di bawah ini! (Q n dan Q n+1 berturut-turut adalah output sebelum dan sesudah pulsa klok) Tabel 1 J K Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Tabel 2. Tabel Transisi JK FF Q n Q n+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Agar output dari FF berubah dari 0 0, dari tabel 1 baris ke-1 dan 3 terlihat bahwa harga J harus 0, sedangkan harga dari K boleh 0 atau 1. Hal ini dituliskan pada tabel 2 baris 1 (X = bisa 0 atau 1). Tabel 2 disebut tabel transisi dari JKFF. Jadi dengan demikian kalau urutan perubahan dari output FF telah ditentukan, maka dapat dibuat harga tabel J dan K dari setiap FF untuk setiap harga kombinasi Q A Q B Q C. Dari tabel seperti ini dapat diperoleh persamaan J dan K sebagai fungsi Q A, Q B, dan Q C. 3) Berdasarkan tabel flip flop JK, lengkapi tabel Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 di bawah ini 16 E l i s a U s a d a

Q C Q C Q C Tabel 3. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 Q A Q B Q C J A K A J B K B J C K C 0 0 0 0 X 0 X 1 X 0 0 1 0 X 1 X X 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 4) Dengan menggunakan Karnaugh Map dari Tabel 3 akan diperoleh pemetan untuk nilai J A, J B, K A dan K B sebagai berikut : Q A Q B Q 00 01 11 10 A Q B 00 01 11 10 0 0 0 X X 0 X X 0 0 1 0 1 X X 1 X X 1 0 Q A Q B J A 00 01 11 10 Q C Q C Q A Q B K A 00 01 11 10 0 0 X X 0 0 X 0 0 X 1 1 X X 1 1 X 1 1 X Q A Q B J B 00 01 11 10 Q C Q A Q B K B 00 01 11 10 0 1 1 1 1 0 X X X X 1 X X X X 1 1 1 1 1 J c 5) Dari pemetaan Karnaugh diatas, kemudian dibentuk pengelompokan nilai 1 atau X. Dalam melakukan pengelompokkan, gunakan ketentuan: Untuk mengetahui X mana yang dipilih = 1, bentuklah kotak gabungan sebesar-besarnya yang terdiri dari 2 n kotak kecil (n = 0,1,2,3, ) yang berisi 1 atau X. Maka kalau X yang dalam kotak gabungan dipilih = 1, akan diperoleh persamaan sederhana versi Karnaugh Map. Kotak gabungan dapat berjumlah 2 buah atau lebih, dan perlu diketahui bahwa kotak gabungan harus berbentuk persegi. Dengan pemilihan ini dapat dibuktikan persamaan yang diperoleh adalah : J A = K A = Q B Q C dan J B = K B = Q C 6) Sehingga didapatkan gambar rangkaian pencacah modulo-8: K c 17 E l i s a U s a d a

7) Buat rangkaian menggunakan papan trainer! Apakah rangkaian yang dibuat bekerja dengan baik? (Ya / Tidak ) Diisi oleh asisten praktikum yang mendampingi 8) Berikut ini gambar rangkaian pencacah modulo 6, buat rangkaian menggunakan papan trainer Apakah rangkaian yang dibuat bekerja dengan baik? (Ya / Tidak ) Diisi oleh asisten praktikum yang mendampingi 18 E l i s a U s a d a

A. Standar Kompetensi Mata Kuliah Semester MODUL III RANGKAIAN REGISTER : Praktikum Teknik Digital : 1 (Satu) Alokasi Waktu : 100 menit Mampu membuat rangkaian register sederhana B. Kompetensi Dasar 1. Teori JK flip flop 2. Jenis-jenis register dan cara kerjanya C. Tujuan Pembelajaran Setelah mengikuti praktikum siswa diharapkan dapat: 1. Mampu merangkai suatu rangkaian register dari rangkaian flip-flop dan gerbang logika dasar. 2. Mengamati dan memahami pembentukan dari beberapa jenis register dengan menggunakan JK flip-flop dan beberapa rangkaian logika. 3. Mampu menjelaskan prinsip kerja suatu register. D. Materi Dalam sistem digital, register pada umumnya digunakan untuk menyimpan data sementara untuk kemudian diproses atau diganti data yang baru. Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data atau informasi. Dengan mempelajari bermacam-macam flip-flop, dapatlah dimengerti bahwa yang disebut register itu tidak lain adalah alat untuk menyimpan data yang berupa satu atau beberapa flip-flop yang digabungkan menjadi satu. Hal itu dimaksudkan, bahwa register yang paling sederhana hanya terdiri dari satu flip-flop saja, yang berarti hanya dapat menyimpan data yang terdiri dari satu bit bilangan biner saja yaitu 0 atau 1. Ada dua cara untuk menyimpan dan mengambil data dari suatu register yaitu cara parallel dan cara serial. Cara paralel berarti data yang terdiri dari beberapa bit dimasukkan ataupun dikeluarkan dari suatu register secara serempak, sedangkan serial berarti bit demi bit dari data yang dimasukkan ataupun dikeluarkan secara beruntun/berderetan. Sehingga berdasarkan operasi ini, register dibedaka menjadi 4 macam yaitu: 19 E l i s a U s a d a

a. Register Paralel In Paralel Out (PIPO) b. Register Serial In Paralel Out (SIPO) c. Register Serial In Serial Out (SISO) d. Register Paralel In Serial Out (PISO) E. Lembar Kerja 1. Alat dan Bahan a) Modul praktikum b) Trainer Kit Leybold c) Kabel Konektor 2. Prosedur Praktikum a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan. b) Dengan menggunakan trainer digital yang ada, buatlah rangkaian seperti gambar berikut: Gambar 3.1. Register c) Atur nilai S, O, R dan E seperti yang diminta pada lembar kerja, kemudian isi tabel register! 20 E l i s a U s a d a

LANGKAH KERJA LEMBAR KERJA MODUL III Nama :... NIM :... 1. REGISTER PISO (REGISTER PARALEL IN SERIAL OUT) Pada register ini sinyal clock T berfungsi untuk menggeser data keluaran serial. Kondisi awal sinyal kontrol R=1, dan S=1. Masukan data paralel pada E1-E5 sesuai tabel hasil percobaan, kemudian atur S=0. Amati dan catat keluaran register O1-O5. Register PISO (Paralel Input Serial Output) KLOK INPUT PARALEL OUTPUT REGISTER E5 E4 E3 E2 E1 O5 O4 O3 O2 O1 0 1 2 3 4 5 0 1 2 3 4 5 2. REGISTER SIPO (REGISTER SERIAL IN PARALEL OUT) Pada register ini sinyal clock T berfungsi untuk menggeser data masukan serial. Atur kondisi awal sinyal kontrol R=1 dan OE=1, masukan data serial pada SE sesuai pada tabel hasil percobaan yang disinkronkan dengan tombol T (tombol ditekan setelah penyetingan data pada SE). Amati dan catat keluaran dari flip-flop. Aktifkan OE=0, untuk melihat keluaran paralel register. 21 E l i s a U s a d a

Register SIPO (Serial Input Paralel Output) KLOK 0 1 2 3 4 5-0 1 2 3 4 5 - INPUT SERIAL OE OUTPUT FLIP-FLOP OUTPUT REGISTER Q5 Q4 Q3 Q2 Q1 O5 O4 O3 O2 O1 22 E l i s a U s a d a