Aplikasi Metode Cepat untuk Desain Untai Logik

dokumen-dokumen yang mirip
Aplikasi Karnough Map untuk Penyelesaian Desain Untai Logika Model Moore

Bab XI, State Diagram Hal: 226

Muhammad Adri Abstrak

SATUAN ACARA PERKULIAHAN Mata Kuliah : Rangkaian Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A Kode : KK

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

RANGKAIAN PEMBANDING DAN PENJUMLAH

DASAR DIGITAL. Penyusun: Herlambang Sigit Pramono DEPARTEMEN PENDIDIKAN NASIONAL DIREKTORAT PENDIDIKAN MENENGAH KEJURUAN

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

SEKOLAH TINGGI MANAJEMEN INFORMATIKA & KOMPUTER JAKARTA STI&K SATUAN ACARA PERKULIAHAN

FORMULIR RANCANGAN PERKULIAHAN PROGRAM STUDI TEKNIK ELEKTRO FAKULTAS TEKNIK

1. Konsep Sistem Bilangan 2. Konsep Gerbang Logika 3. Penyederhanaan logika 4. Konsep Flip-Flop (Logika Sequensial) 5. Pemicuan Flip-Flop 6.

SATUAN ACARA PERKULIAHAN

1). Synchronous Counter

SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILLINX

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

PERCOBAAN 3 FLIP FLOP 1

PERCOBAAN 4 FLIP-FLOP 2

LEMBAR TUGAS MAHASISWA ( LTM )

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

=== PENCACAH dan REGISTER ===

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

BAHAN AJAR SISTEM DIGITAL

SILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktivitas Pembelajaran

Output. Input R.Kombinasi Onal. Flip-Flop. Pulsa Clock. Pulsa Clock

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL

PERCOBAAN 6 COUNTER ASINKRON

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

Mata Kuliah TKE 113. Ir. Pernantin Tarigan, M.Sc Fahmi, S.T, M.Sc Departemen Teknik Elektro Universitas Sumatera Utara USU

RENCANA PEMBELAJARAN SEMESTER (RPS) DAN RENCANA PELAKSANAAN PEMBELAJARAN (RPP)

Finite State Machine (FSM)

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

Analysis And Design of Digital System

DIKTAT SISTEM DIGITAL

REGISTER DAN COUNTER.

9 ANALISIS RANGKAIAN BERURUT

Sistem Bilangan. Rudi Susanto

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

DCH1B3 Konfigurasi Perangkat Keras Komputer

BAB I DASAR KOMPUTER DIGITAL

DASAR - DASAR MIKROPROSESOR. Yoyo somantri Dosen Jurusan Pendidikan Teknik Elektro FPTK Universitas Pendidikan Indonesia

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

PERTEMUAN 12 PENCACAH

BAB 10. DESAIN RANGKAIAN BERURUT

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

BAB VIII REGISTER DAN COUNTER

RENCANA PEMBELAJARAN SEMESTER (RPS)

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

Kelompok 7. Danu Setiawan Juli Adi Prastyo Comparator

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

TEORI DASAR DIGITAL OTOMASI SISTEM PRODUKSI 1

LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL

PERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR

Sistem Bilangan & Kode Data

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

SISTEM DIGITAL. Penyusun: Herlambang Sigit Pramono DEPARTEMEN PENDIDIKAN NASIONAL DIREKTORAT PENDIDIKAN MENENGAH KEJURUAN

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

PENCACAH (COUNTER) DAN REGISTER

PRAKTIKUM TEKNIK DIGITAL

SATUAN ACARA PERKULIAHAN MATA KULIAH PENGANTAR TEKNOLOGI KOMPUTER DAN INFORMASI A KODE / SKS : IT / 4

FAKULTAS TEKNIK DAN SAINS UNIVERSITAS NASIONAL RENCANA PEMBELAJARAN

Sistem Bilangan Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2012/2013 STMIK Dumai -- Materi 08 --

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB V RANGKAIAN ARIMATIKA

Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider

PERTEMUAN 12 PENCACAH

XV. RAN AN KAIAN KAIAN SEKUEN EKU EN IAL ASINKR A. PENDAHULUAN R n a gk g aia i n sekuen e sia si l a in i kron

Rangkaian Sequensial. Flip-Flop RS

Sistem Bilangan Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2012/2013 STMIK Dumai -- Materi 08 --

1 Deskripsi Perkuliahan

BAB I : APLIKASI GERBANG LOGIKA

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

Sistem Digital. Sistem Angka dan konversinya

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Register & Counter -7-

A. SISTEM DESIMAL DAN BINER

LAPORAN PRAKTIKUM DIGITAL

SATUAN ACARA PERKULIAHAN MATA KULIAH : Organisasi Sistem Komputer Strata/Jurusan : SI/T. Informatika

Aplikasi Gerbang Logika untuk Pembuatan Prototipe Penjemur Ikan Otomatis Vivi Oktavia a, Boni P. Lapanporo a*, Andi Ihwan a

LAPORAN AKHIR PRAKTIKUM SISTEM DIGITAL. Nama : ALI FAHRUDDIN NIM : DBC Kelas : K Modul : IV (Minimisasi Fungsi 3 Variabel)

Konsep dasar perbedaan

GARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP)

SATUAN ACARA PERKULIAHAN (SAP)

RUNTUN MAKSIMAL SEBAGAI PEMBANGKIT RUNTUN SEMU PADA SISTEM SPEKTRUM TERSEBAR. Dhidik Prastiyanto 1 ABSTRACT

Prodi Pendidikan Ilmu Komputer Fakultas Keguruan dan Ilmu Pendidikan Universitas Ubudiyah Indonesia. Ceramah, diskusi dan Demonstrasi

BAB II SISTEM-SISTEM BILANGAN DAN KODE

BAB VI RANGKAIAN ARITMATIKA

SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILINX

Flip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

Materi #13. TKT312 - Otomasi Sistem Produksi T a u f i q u r R a c h m a n

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

REPRESENTASI DATA. Pengantar Komputer Teknik Sipil dan Perencanaan Universitas Gunadarma

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

Transkripsi:

Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 71 Aplikasi Metode Cepat untuk Desain Untai Logik Rafael Sri Wiyardi 1 1 Jurusan Teknik Elektro, Fakultas Teknik, Universitas Negeri Semarang rafaelwiyardi@yahoo.com Abstrak: Desaian untai logika dalam penyusunan terkait dengan tabel kebenaran. Aplikasi metode cepat yang diterapkan dengan menggunakan Karnough map. Hasil penyelesaian disusun dengan untai combinational logic dan flip flop. Permasalahan dalam desain untai logika adalah bagaimana merencana untai logika dengan hasil yang benar, cepat, dan mudah. Penyusunan ini dilakukan dengan metode cepat. Prosedur teknik rancangan untai logika diselesaikan dengan menggunakan Tabel kebenaran. Tabel kebenaran dikembangkan untuk keadaan berikutnya dan berhubungan dengan tabel rancangan flip flop yang digunakan. Rancangan untai logika disusun menurut urutan ( sequence) yang di desain. Urutan yang ditetapkan disusun menjadi Tabel kebenaran. Tabel kebenaran dapat disusun dengan menggunakan urutan pada setiap input mesin (flip flop). Hasil perolehan tabel diselesaikan dengan menggunakan metode normatip. Urutan langsung disusun pada tebel kebenaran yang diselesaikan dengan menggunakan metode cepat. Hasil penyelesaian dengan metode cepat mesin (untai logika) khusus menggunakan flip flop JK. Hasil anilisis yang diperoleh menunjukkan hasil yang sama, baik menggunakan metode normatip maupun dengan menggunakan metode cepat. Analisis dengan metode cepat adalah cara yang lebih sederhana, mudah dilaksanakan dan cepat. Hasil desain ditunjukkan dalam bentuk untai logika (mesin). Kata kunci: Metode cepat, Karnough-map, Flip-flop JK, Untai logic 1. Pendahuluan Teknik desain untai logika berhubungan dengan tabel kebenaran. Metode cepat dilakukan dengan menggunakan peta Karnough (Karnough map). Data dari tabel kebenaran dapat dikembangkan untuk keadaan selanjutnya. Flip flop yang digunakan dapat dipilh. Keadaan ( state) bentuk kode biner dalam peta/map dapat menggunakan q 1 flip flop nomor satu (FF-1) dan q 2 flip flop nomor dua (FF-2). Secara umum tabel keadaan untuk map dengan 2 variabel seperti ditunjukkan dengan tabel 1. Untuk tabel 1 dapat menghasilkan 2 buah flip flop yaitu flip flop q 1 dan flip flop q 2. Tabel kebenaran menyatakan jumlah keadaan yang sesuai dengan tingkat bilangan biner. Bila menggunakan tipe flip flop D atau tipe flip flop JK maka pada peta, masing-masing flip flop dapat dinyatakan sesuai dengan flip flop D 1 = q 1 dan flip flop D 2 = q 2. Demikian pula bila menggunakan flip flop JK, maka peta pada q 1 mlilik flip flop JK nomor 1 dan peta pada q 2 mlilik flip flop JK nomor 2. Karnough map terdiri dari beberapa sel/kotak yang saling menempel pada sel yang satu dengan sel yang lain. Tabel 1. Tabel keadaan map q 1 q 2 q 1 q 2 =0 =1 0 0........ 0 1........ 1 0........ 1 1........ Jumlah sel (kotak) tergantung dari variabel masukan (input) yang dinyatakan dengan n. Jumlah sel pada Karnough map sama dengan 2 n. Untuk 3 variabel, jumlah kotak ada 2 3 = 8 kotak, untuk 4 variabel, jumlah kotak ada 2 4 berarti ada 16 kotak. Dalam penyelesaian untai logika teknik digital dapat dilakukan dengan berbagai cara. Untai logika dapat disusun dengan cara yang cepat. Salah satu cara

72 Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 penyelesaian dengan metode cepat, menggunakan Karnough map, dan tipe flip flop JK (FF-JK) yang dipilih. q 1 q 2 0 1 q 2 2. Penyelesaian dengan menggunakan metode cepat 2.1 Variabel 3 Variabel 3 terdiri dari satu input dan dua buah flip flop q 1 dan q 2. Karnough map dengan 3 variabel ditunjukkan gambar 1. q 1 q 2 0 1 q 1 q 2 0 1 00 00 q 1 q 2 a. b. Gambar 1. Susunan peta flip flop nomor 1 ( q 1) dan peta flip flop nomor 2 ( q 2) ditunjukkan pada gambar 1. Dengan data tabel keadaan yang ada baik flip flop nomor 1 (q 1) maupun flip flop nomor 2 ( q 2), kemudian dimasukkan ke Karnough map. Untuk penyelesaian dengan menggunakan flip flop-d, data dari table dimasuk-kan kedalam Karnough map seperti gambar 1. Bila memilih dengan menggunakan flip flop-jk, maka Karnough map seperti gambar 1 dipecah atau diurai. Persamaan umum untuk flip flop-jk adalah: q = J.q + K.q bila: q = 0, maka q = J.1 + K.0 q = J : q = 1, maka q = J.0 + K.1 = K Bagian dari peta q 1 untuk penyelesaian J 1 dan K 1 dapat diselesaikan dengan menggunakan metode cepat seperti ditunjukkan gambar 2. q 1 2a-1 J 1 q 2 Gambar 2a. J 1 2a-2 K 1 Karnough map 3 variabel diturunkan menjadi 2 variabel yang gambar 1a diurai menjadi gambar 2a-1 dan gambar 2a-2 seperti ditunjukkan gambar 2a. Demikian pula gambar 1b, diuraikan menjadi gambar 2b-1 dan gambar 2b-2 seperti dinyatakan gambar 2b. Hal tersebut direduksi untuk penyelesaian sesuai dengan masing-masing flip flop. Pada peta q 1 gambar 2a maka sel q 1 pada Karnough map dihilangkan, seperti ditunjukkan gambar: 2a-1 untuk penyelesaian J 1 dan gambar 2a-2 untuk penyelesaian K 1 '. K 1 kebalikan dari K 1 ' atau menempati sel yang tidak terisi oleh K 1 '. Untuk q 2 maka sel q 2 pada Karnough map direduksi/dihilangkan, seperti ditunjukkan gambar : 2b-1 untuk penyelesaian J 2, dan gambar 2b-2 untuk penyelesaian K 2. K 2 kebalikan dari K 2.' q 1 q 1 q 2 2b-1 J 2 q 2 2b-2 q 1 Gambar 2b. K 2

Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 73 2.2. Variabel 4 Karnough map 4 variabel secara umum ditunjukkan seperti gambar 3. Variabel terdiri dari satu input dan dengan tiga buah flip flop (A, B dan C) atau tiga buah keluaran A, B, dan C.] A BC 00 00 Gambar 3 3a. 3b. Bila memilh menggunakan tipe flip flop D maka untuk penyelesaian Karnough map gambar 3 tidak diurai. 1). Penyelesaian dengan menggunakan flip flop JK untuk flip flop A. Bila menggunakan tipe flip flop JK, maka Karnough map gambar 3 diuraikan seperti dinyatakan gambar 3a dan 3b. Gambar 3a hasil reduksi dari gambar 3 yang menyatakan untuk penyelesaian J A pada flip flop A. Untuk penyelesaian K A dinyatakan gambar 3b. BC 0 1 BC 0 1 00 00 J A K A 3a. 3b. Gambar 3 Penyelesaian K A dapat dilakukan dengan menggunakan gambar 3b. Karena gambar 3b menyatakan Karnough map dari K A, maka persamaan K A pada flip flop A diselesaikan dengan gambar 3b. 2). Penyelesaian dengan menggunakan flip flop JK untuk flip flop B. Gambar 3 diurai seperti ditunjukkan pada gambar 3c dan gambar 3d. A BC 00 00 3c. 3d. Gambar 3 A A C 00 C 00 0 0 1 1 J B K B 3c. 3d. Gambar 3 Untuk memperoleh hasil reduksi gambar 3c dan 3d variabel B dihilangkan (eliminated). Dengan gambar Karnough map 3c dan 3d persaamaan J B dan K B akan dapat diselesaikan apabila data desain tabel keadaan sudah dimasukkan. 3). Penyelesaian dengan menggunakan flip flop JK untuk flip flop C. Gambar 3 diurai seperti dinyatakan pada gambar 3e dan gambar 3f. A BC 00 00. 3e 3f

74 Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 A A B 00 B 00 0 0 1 1 J C K C 3e. 3f. Gambar 3. Untuk memperoleh hasil reduksi gambar 3e dan 3f variabel C dihilangkan ( eliminated). Dengan gambar Karnough map 3e dan 3f selanjutnya persamaan J c dan K c akan dapat diselesaikan. Untuk penyelesaian masukan (input) K secara umum dilakukan dengan menggunakan Karnough map K. 2.3 Desain dengan 4 kolom input dan 4 kolom output Sebagai dasar praktis urutan flip flop digunakan dengan tanda (label) A, B, C, dan D atau dengan label lain. Flip flop D berada paling kiri, mempunyai nilai bilangan biner yang paling tinggi ( Most- Significant Bit MSB). Untuk flip flop yang terletak paling kanan, memiliki nilai bilangan biner paling kecil (Least Significant Bit LSB). Desain dengan menggunakan 4 flip flop bentuk Karnough map dapat disusun seperti gambar 4. 00 Apabila desain menggunakan flip flop D, maka Karnough map gambar 4 tetap sama atau tidak ada perubahan. Jumlah Karnough map sesuai dengan flip flop (A, B, C dan D). Dan bila desain menggunakan flip flop JK, maka penyelesaian Karnough map gambar 4 dapat dilakukan dengan metode cepat. 1). Cara penyelesaian dengan metode Cepat Flip flop F (FF-D). Untuk penyelesaian persamaan input J D dan K D pada flip flop D, maka peta Karnough gambar 4 diurai menjadi gambar 4a dan gambar 4b sebagai berikut. 00 D 4a. 4b. C C BA 0 1 BA 0 1 00 00 J D K D 4a. 4b. Pada uraian sebelumnya bahwa untuk penyelesaian input pada flip flop D, maka 4 variabel diturunkan menjadi 3 variabel. Karnough map Gambar 4a dan gambar 4b menunjukkan adanya 8 sel/kotak. Karena pada sel D dihapus untuk penyelesaian input J D dan K D. Input J D diselesaikan dengan menggunakan gambar 4a atau Karnough map J D. Untuk mendapatkan nilai masukan K D telah dinyatakan bahwa K D sama dengan kebalikan dari K D. 2). Flip flop-c (FF-C). Untuk penyelesaian masukan pada flip flop C diselesaikan seperti dalam gambar 4c dan gambar 4d. Atau Karnough map gambar 4 diurai menjadi gambar 4c dan 4d.

Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 75 00 C 4c 4d. D D BA 0 1 BA 0 1 00 00 J C K C 4c. 4d. Karnough map gambar 4c untuk menyelesaikan masukan J C, dan masukan K C pada FF-C diselesaikan dengan menggunakan gambar 4d, K C kabalikan dari K C. 3). Flip flop B (FF-B). Untuk penyelesaian persamaan flip flop B (FF-B) diselesaikan dengan menggunakan gambar 4e dan gambar 4f. Hasil dari Karnough map gambar 4 yang diurai menjadi gambar 4e dan 4f. 00. 4e. 4f. B A 00 A 00 0 0 1 1 J B K B 4e. 4f. Persamaan input J B diselesaikan dengan menggunakan gambar 4e atau Karnough map J B.. Untuk mendapatkan persamaan masukan K B diselesaikan dengan menggunakan Karnough map gambar 4f. 4). Flip flop A (FF-A). Persaman masukan pada flip flop A yaitu J A dan K A diselesaikan dengan menggunakan gambar 4c dan gambar 4d. 00. 4g. 4h A AB B 00 C 00 0 0 1 1 J A K A 4g. 4h. Persamaan Input J A diselesaikan dengan mengguna-kan gambar 4g Karnough map J A. Untuk mendapatkan persamaan masukan K A dinyatakan bahwa K A sama dengan kebalikan dari K A atau K A menempati pada sel/kotak yang tidak terisi oleh K A gambar 4h. 3.Aplikasi Metode Cepat Aplikasi metode cepat dapat digunakan untuk penyelesaian desain jenis counter sinkron.

76 Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 Salah satu aplikasi untuk desain dengan urutan counter sebagai berikut : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, 1,.. diulang kembali, dan flip flop memiliki masukan seperti pada tabel 2. Tabel 2. Urutan counter dari 0 ke 9. Counter state Masukan flip flop D C B A J A K A J B K B J C K C J D K D 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 1 0 1 0 0 0 0 0 1 1 1 1 1 0 0 1 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 BA 00 0 00 0 0 0 00 1 1 0 0 X X 1 1 0 0 J B Gambar 5b. BA 00 0 00 0 X 0 00 0 0 X X 0 0 1 X X 1 0 0 J C Gambar 5c. K C K B 0 0 0 0 3.1 Penyelesaian dengan menggunakan metode normatip Urutan konter dari 0 sampai dengan 9, berarti ada hitungan. Dengan demi-kian jumlah flip flop yang digunakan ada empat buah. Dari Tabel 2 selanjutnya diselesaikan dengan menggunakan Karnough map gambar 5. BA 00 0 00 1 1 1 00 1 1 1 1 1 1 1 BA 00 0 00 0 0 X 00 0 0 0 X X 1 0 1 X X 0 0 J D Gambar 5d Gambar 5. Dengan menggunakan Karnough map gambar 5, diperoleh persamaan : J A = 1 K A = 1 J B = DA K B = A J C = BA K C = BA J D = CBA K D = A Untai konter dapat digambarkan dengan persamaan tersebut. K D J A Gambar 5a. K A 3.2.Penyelesaian dengan menggunakan metode cepat. Urutan konter 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, 1,.. diulang kembali, dapat diselesaikan dengan metode cepat. Dengan urutan tersebut dapat disusun seperti ditunjukkan pada Tabel 3.

Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 77 Tabel 3. D C B A D C B A 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Karena urutan tersebut hanya sampai dengan 9, dan diulang kembali dari 0, maka urutan ke sampai dengan ke 15 dalam tabel 3 diberikan tanda. Tanda sebagai dont care, digunakan untuk memperoleh hasil penyelesain sesederhana mungkin. Dengan menggunakan tabel 3 akan lebih mudah menyelesaikan desain teknologi logika. Data dalam Tabel 3 selanjutnya dimasukkan kedalam Karnough map untuk penyelesaian, dapat mengguna-kan tipe FF-D atau tipe FF-JK. Karena menggunakan metode cepat maka tipe FF-JK yang dipilih. 3.3. Hasil Penyelesaian Dari gambar 4 : FF-A, FF-B, FF-C, dan FF-D atau A, B, C dan D masing-masing diselesaikan untuk menentukan persamaan. Data dalam Tabel 3 yaitu : D,C, B, dan A diselesaikan dengan menggunakan Karnough map. Data pada D Tabel 3 dimasukkan pada Karnough map gambar 4-D, diselesai-kan dengan menggunakan gambar 4a dan 4b. Hasil input J D = CBA dan K D = A. Data pada pada C Tabel 3 dimasukkan pada Karnough map gambar 4-C, diselesaikan dengan menggunakan gam- bar 4c dan 4d. Hasil input J C = BA dan K C = BA. Data pada B Tabel 3 dimasukkan pada Karnough map gambar 4-B, disele-saikan dengan menggunakan gambar 4e dan 4f. Hasil input J B = DA dan K B = A. Data pada pada A Tabel 3 dimasukkan pada Karnough map gambar 4-A, diselesaikan dengan menggunakan gam- bar 4g dan 4h. Hasil input J A = K A = 1. Hasil penyelesaian desain dengan metode cepat sama dengan penyelesaian dengan adanya masukan ( input) dari setiap flip flop. Setelah didapatkan persamaan: J A, K A ; J B,, K B ; J C, K C dan J D, K D, maka untai logika dengan menggunakan flip flop JK dapat disusun seperti terlihat pada gambar 6. 1 A B C D Clk 4. Penutup Gambar 6. Untuk penyelesaian rancangan konter diperlukan data. Data urutan bisa secara urut (sequence) maupun tidak berurutan. Data yang lain seperti data masukan pada setiap flip flop (data input : J dan K). Dengan memiliki data desain flip flop selanjutnya diselesaikan dengan menggunakan Karnough map. Penyelesaian tersebut akan menentukan penyederhanaan jumlah gerbang logika dan hasil. Desain suatu konter dengan flip flop dapat memilih salah satu dari tipe flip flop ( tipe flip flop D atau tipe FF-JK). Metode cepat dapat lebih mudah dan sederhana, untuk menyelesaikan desain konter. Dengan menggunakan metode cepat, maka tipe flip flop J-K yang digunakan.

78 Jurnal Kompetensi Teknik Vol. 4, No. 1, November 22 5. Daftar Pustaka Alan, B M, 2005. Introdction To Logic design, Mc Graw-Hill Comp. Inc, New York Jain, R P, 2004. Modern Digital Elektronic. Tata McGraw-Hill Publishing Company Limited. Singapure John F W, 2000. Digital Design Principles and Practices. Prentice-Hall, Inc. USA Thomas L F, 2003.Digital Fundamentals. Pearson Education, Inc., New Jersey. USA