TSK205 Sistem Digital. Eko Didik Widianto

dokumen-dokumen yang mirip
Rangkaian Kombinasional

Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

TSK505 - Sistem Digital Lanjut. Eko Didik Widianto

Kuliah#12 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

Konsep dasar perbedaan

BAB I : APLIKASI GERBANG LOGIKA

BAB VI RANGKAIAN KOMBINASI

LEMBAR TUGAS MAHASISWA ( LTM )

Kuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro

Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

Modul 3 : Rangkaian Kombinasional 1

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

1 Deskripsi Perkuliahan

KONTRAK PEMBELAJARAN (KP) MATA KULIAH

Gambar 1.13 Board evaluasi FPGA Xilinx Spartan-3E dari Digilenc Gambar 1.14 Aplikasi PLD untuk kamera fotografi berkecepatan

MODUL I GERBANG LOGIKA

PERTEMUAN 9 RANGKAIAN KOMBINASIONAL

RENCANA PEMBELAJARAN SEMESTER (RPS) DAN RENCANA PELAKSANAAN PEMBELAJARAN (RPP)

8.3. DASAR TEORI : KONSEP DASAR MEMORY

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

MIKROPENGENDALI TEMU 1 INTRODUCTION TO COMPUTING. Sub-Tema : 1. Numbering and Coding System 2. Semiconductor Memory 3.

Pengantar Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

Kuliah#7 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto

Modul 5 : Rangkaian Sekuensial 1

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR

BAB V UNTAI NALAR KOMBINATORIAL

MODUL PRAKTIKUM RANGKAIAN DIGITAL

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

1 Tujuan dan Sasaran. 2 Alat dan Bahan. 3 Dasar Teori. Praktikum Sistem Digital Lanjut Percobaan 3: Dekoder 3-ke-8 dan Demultiplekser 1-ke-8

PRAKTIKUM 2 DECODER-ENCODER. JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T.

Elektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan. Yusron Sugiarto

Kuliah#9 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. 21 Maret 2014

Percobaan 9 MULTIPLEKSER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Interfacing i8088 dengan Memori

FPGA Field Programmable Gate Array

DECODER / MULTIPLEXER

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

SISTEM DIGITAL 1. PENDAHULUAN

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

Representasi Bilangan dan Operasi Aritmatika

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC

Desain Rangkaian Aritmatika: Fast Adder

BAB VI ENCODER DAN DECODER

Antarmuka CPU. TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

Diktat Kuliah Memory Hardware

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

MEMORI. (aktif LOW). Kaki 9 A0 D A1 D A2 D A3 D A4 D A5 D A6 D A7 D7 23 A8 22 A9 19 A10 21 W 20 G 18 E 6116

PENCACAH (COUNTER) DAN REGISTER

Representasi Bilangan dan Operasi Aritmatika

Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Representasi Bilangan dan Operasi Aritmatika

Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto

Kuliah#6 TSK205 Sistem Digital - TA 2013/2014. Eko Didik Widianto

BAB I PENDAHULUAN Latar Belakang Rumusan Masalah Tujuan

BAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?

Teknologi Implementasi: CMOS dan Tinjauan Praktikal

FORMULIR Satuan Acara Pengajaran

Representasi Bilangan dan Operasi Aritmatika

Gambar 4.1. Rangkaian Dasar MUX.

Pengantar Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro.

MODUL TRAINER DIGITAL YANG DIGUNAKAN SEBAGAI MODUL PEMBELAJARAN PENDIDIKAN VOKASI BIDANG ELEKTRONIKA

Pendahuluan BAB I PENDAHULUAN

Sistem Digital. Sistem Angka dan konversinya

4/27/2012 GALAT/ ERROR SIMPANGAN ATAU SELISIH DARI NILAI SEBENARNYA PADA VARIABEL YANG DIUKUR GALAT BERBEDA DENGAN SALAH GALAT DALAM PENGUKURAN

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal

PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA

RANGKAIAN PEMBANDING DAN PENJUMLAH

MULTIPLEKSER DAN DEMULTIPLEKSER

Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

SILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktivitas Pembelajaran

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

Modul 7 : Rangkaian Sekuensial 3

ANALOG TO DIGITAL CONVERTER

BAB IX RANGKAIAN PEMROSES DATA

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

Finite State Machine (FSM)

Field Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran

ARSITEKTUR FPGA. Veronica Ernita K.

KONTRAK PEMBELAJARAN (KP) MATA KULIAH

SATUAN ACARA PERKULIAHAN MATA KULIAH : Organisasi Sistem Komputer Strata/Jurusan : SI/T. Informatika

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL

1 PENDAHULUAN 1.1 Latar Belakang

BAB VIII REGISTER DAN COUNTER

MODUL 3 GERBANG LOGIKA DASAR

PLA & PLD Programmable Logic Array Programmable Logic Device

BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" 1

dan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro

Representasi Data Digital (Bagian 1)

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL

Transkripsi:

TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro

Review Kuliah Di kuliah sebelumnya dibahas tentang representasi bilangan, operasi aritmatika (penjumlahan dan pengurangan), rangkaian penjumlah/pengurang dan fast-adder Selanjutnya akan dibahas tentang rangkaian kombinasional dan blok komponen penyusunnya Blok rangkaian kombinasional: multiplekser, enkoder, konverter kode, demultiplekser, dekoder teorema ekspansi Shannon komponen output 7-segmen desain rangkaian kombinasional yang terdiri atas blok rangkaian tersebut

Kompetensi Dasar Mahasiswa akan mampu: [C2] menjelaskan fungsi karakteristik blok komponen rangkaian kombinasional dengan tepat [C4] mengaplikasikan blok rangkaian kombinasional dalam desain sistem digital serta menganalisisnya [C5] merancang dan menganalisis rangkaian multiplekser dari fungsi logika yang diinginkan, dengan menggunakan ekspansi Shannon

Bahasan

digital: kombinasional dan sekuensial kombinasional Nilai keluaran rangkaian di suatu waktu hanya ditentukan oleh nilai dari masukannya di waktu tersebut Tidak ada penyimpanan informasi atau ketergantungan terhadap nilai sebelumnya Misalnya: multiplekser, enkoder, dekoder, demux, ALU Sekuensial Nilai keluaran rangkaian di suatu waktu ditentukan oleh nilai masukannya waktu itu dan nilai keluaran sebelumnya Menyertakan storage untuk menyimpan nilai masukan Elemen dasar untuk menyimpan data 1-bit adalah flip-flop rangkaian sekuensial n-bit misalnya register, counter Sebagian besar rangkaian digital adalah sekuensial

Multiplekser Sebuah rangkaian multiplekser mempunyai N buah masukan SELECT Maksimal 2 N jalur data masukan Satu output MUX melewatkan nilai sinyal dari salah satu data masukan ke jalur keluaran tergantung dari nilai masukan SELECT MUX 2-masukan s f (s, x 1, x 2 ) 0 x 1 1 x 2 Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Implementasi MUX Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

MUX 4 Masukan MUX 4-masukan memilih satu dari 4 data masukan yang akan dilewatkan ke keluaran Ditentukan oleh nilai 2 jalur SELECT (s 0, s 1 ) Dapat dikonstruksi menggunakan 3 buah MUX 2-masukan Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Aplikasi MUX: 2x2 Crossbar Crossbar n k: rangkaian dengan n masukan dan k keluaran yang fungsinya untuk menyediakan koneksi dari sebarang masukan ke sebarang keluaran Crossbar 2 2: 2 masukan dan 2 keluaran Digunakan di aplikasi untuk menghubungkan satu set jalur ke jalur lainnya (misalnya jaringan switching telepon) 2x2 Crossbar Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Aplikasi MUX: Programmable Switch di FPGA Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Fungsi Logika dengan MUX MUX dapat digunakan untuk mensintesis fungsi logika LUT diimplementasikan dengan MUX untuk memilih nilai konstan dari tabel look-up. Misalnya f = x 1 x 2 Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Fungsi Logika dengan MUX: XOR 3-masukan XOR 3-masukan dapat diimplementasikan dengan 2 buah MUX 2-masukan Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151 Adakah implementasi lain, misalnya dengan menggunakan MUX-4 masukan?

Fungsi Logika dengan MUX: Latihan Implementasikan fungsi berikut dengan MUX 2-masukan dan gerbang tambahan lainnya f (x1, x 2 ) = m(0, 1, 3) f (x 1, x 2, x 3 ) = m(0, 1, 3, 4, 7) Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Teori Ekspansi Shannon: Sintesis Multiplekser Sebarang fungsi Boolean f (w 1,, w n ) dapat dituliskan dalam bentuk f (w 1,, w n ) = w 1 f (0, w 2,, w n ) + w 1 f (1, w 2,, w n ) Misalnya f (w 1, w 2, w 3 ) = m(3, 5, 6, 7) = w 1 w 2 w 3 + w 1 w 2 w 3 + w 1 w 2 w 3 + w 1 w 2 w 3 = w 1 (w 2 w 3 ) + w 1 (w 2 w 3 + w 2 w 3 + w 2 w 3 ) = w 1 (w 2 w 3 ) + w 1 (w 2 + w 3 ) }{{}}{{} f saat w 1 =0 f saat w 1 =1 Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Contoh Ekspansi Shannon Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Contoh Ekspansi Shannon Contoh: f (w 1, w 2, w 3 ) = m(0, 1, 3, 4, 5) Pilih w1 sebagai variabel ekspansi f (w 1, w 2, w 3 ) = m(0, 1, 3, 4, 5) = w 1 w 2 w 3 + w 1 w 2 w 3 + w 1 w 2 w 3 + w 1 w 2 w 3 + w 1 w 2 w 3 = w 1 (w 2 w 3 + w 2 w 3 + w 2 w 3 ) + w 1 (w 2 w 3 + w 2 w 3 ) = w 1 (w 2 + w 3 ) + w 1 (w 2 ) = w 1 (w 2 + w 3 ) + w 1 (w 2 ) }{{}}{{} f saat w 1 =0 f saat w 1 =1 Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151? Kalau w 3 sebagai variabel ekspansi? Bagaimana implementasi dengan MUX 4-masukan?

74LS151: MUX 1-ke-8 Multiplekser 2 Masukan Multiplekser 4 Masukan Aplikasi Multiplekser Fungsi Logika dengan Mux Teori Ekspansi Shannon IC 74LS151

Dekoder dekoder: mendekode informasi (data) terkode Mempunyai N masukan data dan 2 N keluaran (mis: dekoder 3 masukan mempunyai 8 jalur keluaran) Hanya satu keluaran yang di-assert (diaktifkan) dalam satu waktu (one-hot encoded) Assert: ke nilai 1 (logika positif/active-high) atau 0 (logika negatif/active-low) Tiap keluaran ditentukan oleh satu valuasi nilai masukan Masukan ENABLE (En) digunakan untuk mematikan (disable) keluaran Asumsi keluaran active-high: Jika En=0, tidak ada keluaran dekoder yang di-assert Jika En=1, satu keluaran di-assert sesuai valuasi masukan Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

Dekoder 2-ke-4 Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

Dekoder 3-ke-8 Dekoder 3-ke-8 dapat tersusun dari 2 buah dekoder 2-ke-4 (mis: asumsi active-high) Dekoder 4-ke-16 dapat tersusun dari 5 dekoder 2-ke-4. Bagaimana? Susunan tersebut disebut pohon dekoder Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

74138: Dekoder 3-ke-8 Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

Aplikasi Dekoder: Multiplekser Multiplekser 4-ke-1 dengan satu dekoder dan 4 buah buffer tiga-keadaan Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

Aplikasi Dekoder: Pengalamatan ROM Dekoder seringkali digunakan untuk mendekodekan jalur alamat chip memori Misalnya di ROM (Read-only Memory) 2 m n Dekoder Dekoder 2-ke-4 Dekoder 3-ke-8 Aplikasi Dekoder

Sebuah multiplekser memilih satu dari n masukan data menjadi satu keluaran melakukan sebaliknya, yaitu menempatkan nilai satu masukan ke salah satu dari n jalur keluaran Dapat diwujudkan menggunakan dekoder n ke 2 n

Enkoder Enkoder melakukan fungsi yang kebalikan dari dekoder Enkoder biner mengkodekan informasi (data) dari masukan 2 n ke dalam kode keluaran n-bit Salah satu masukan (dan hanya satu masukan) harus mempunyai nilai 1 one-hot encoding Keluaran merepresentasikan bilangan biner yang mengidentifikasi masukan mana yang mempunyai nilai 1 Enkoder mengurangi jumlah bit yang diperlukan untuk merepresentasikan suatu informasi (data) Contoh penggunaan untuk transmisi informasi dalam sistem digital sehingga mengurangi jumlah saluran transmisi, atau ruang penyimpanan Enkoder Enkoder Prioritas

Enkoder Enkoder Enkoder Prioritas

Enkoder Priority Salah satu kelas enkoder: enkoder prioritas Sinyal masukan mempunyai level prioritas Keluaran enkoder menunjukkan masukan aktif yang mempunyai prioritas tertinggi Jika masukan dengan prioritas tinggi assert, masukan dengan prioritas lebih rendah diabaikan Asumsi: w3 mempunyai prioritas lebih tinggi daripada w0 Keluaran z menunjukkan bahwa tidak ada masukan bernilai 1 Persamaan fungsi yo, y1 dan z? Enkoder Enkoder Prioritas

konverter kode digunakan untuk mengkonversikan satu tipe enkoding masukan ke keluaran dengan tipe enkoding lainnya Dekoder 3-ke-8 mengkonversikan bilangan biner ke satu enkoding one-hot di keluarannya Enkoder 8-ke-3 melakukan sebaliknya Beberapa tipe rangkaian konverter kode dapat dibentuk Contohnya: dekoder BCD-ke-7segmen Mengkonversikan digit BCD ke 7 sinyal yang digunakan untuk mengaktifkan segmen tampilan Tiap segmen diimplementasikan dengan sebuah LED Dekoder BCD-ke-7 Segmen Dekoder Hex-ke-7 Segmen

Dekoder BCD-ke-7 Segment Dekoder BCD-ke-7 Segmen Dekoder Hex-ke-7 Segmen

Dekoder Hexa-ke-7 Segment Dekoder BCD-ke-7 Segmen Dekoder Hex-ke-7 Segmen