PENCACAH (COUNTER) DAN REGISTER

dokumen-dokumen yang mirip
Percobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

REGISTER DAN COUNTER.

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

FLIP-FLOP (BISTABIL)

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

=== PENCACAH dan REGISTER ===

PERTEMUAN 12 PENCACAH

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

PERTEMUAN 12 PENCACAH

PRAKTIKUM TEKNIK DIGITAL

BAB VIII REGISTER DAN COUNTER

Register & Counter -7-

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR

Rangkaian Sequensial. Flip-Flop RS

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB VIII COUNTER (PENCACAH)

LEMBAR TUGAS MAHASISWA ( LTM )

Percobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

Lutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER

BAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?

1). Synchronous Counter

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.

REGISTER. uart/reg8.html

JENIS-JENIS REGISTER (Tugas Sistem Digital)

BAB VIII REGISTER DAN COUNTER

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

PENCACAH. Gambar 7.1. Pencacah 4 bit

LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

Bab XI, State Diagram Hal: 226

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

MODUL I GERBANG LOGIKA DASAR

Rangkaian Sekuesial. [Rangkaian Sekuensial] BAB V

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

BAB 7 REGISTER Register

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

Hanif Fakhrurroja, MT

BAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:

Sistem Digital. Sistem Angka dan konversinya

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

1). Synchronous Counter

Output. Input R.Kombinasi Onal. Flip-Flop. Pulsa Clock. Pulsa Clock

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

PERTEMUAN 11 REGISTER. misc/30-uart/reg8.html

BAB I Tujuan BAB II Landasan Teori

PERCOBAAN 6 COUNTER ASINKRON

BAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R

Jobsheet Praktikum REGISTER

Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

MODUL MATA KULIAH PRAKTIKUM TEKNIK DIGITAL

= = = T R = sifat memori. 2. Monostable. Rangkaian. jadi. C perlahan naik. g muatan. pulsa. Lab Elektronika. terjadi di. Industri. Iwan.

KEGIATAN BELAJAR 1 SISTEM KOMPUTER

8. TRANSFER DATA. I. Tujuan

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

Modul 5 : Rangkaian Sekuensial 1

Perancangan Sistem Digital. Yohanes Suyanto

PERANCANGAN SIMULATOR RANGKAIAN LOGIKA DENGAN VISUAL C++ Simulator Design Of Digital Logic Gate Using Visual C++

BAB I : APLIKASI GERBANG LOGIKA

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

BAB VII DASAR FLIP-FLOP

MODUL DASAR TEKNIK DIGITAL

SATUAN ACARA PERKULIAHAN

Modul 7 : Rangkaian Sekuensial 3

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

Sistem Digital. Flip-Flop -6- Sistem Digital. Missa Lamsani Hal 1

KODE MATA KULIAH : PTI6205 SEMESTER : 1 PROGRAM STUDI : Pendidikan Teknik Elektronika DOSEN PENGAMPU : Pipit Utami, M.Pd.

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

Operasi Counting Q 1 Q 2. Pulsa clock Belum ada pulsa Setelah pulsa # Setelah pulsa # 2

TSK205 Sistem Digital. Eko Didik Widianto

BAB I SISTEM BILANGAN DAN PENGKODEAN

Eko Didik Widianto. 23 Maret 2014

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNOLOGI INDUSTRI

Tugas Mata Kuliah Pengantar Sistem Digital

SHEET PRAKTIK TEKNIK DIGITAL

PERCOBAAN 4 FLIP-FLOP 2

BAB VII FLIP FLOPS. Gate-gate logika kombinatorial. Elemenelemen. memori. Input-input eksternal. Gambar 7.1 Diagram Sistem Digital Umum

SISTEM KEAMANAN DENGAN MENGGUNAKAN CHIP EPROM TUGAS AKHIR OLEH: DIMAS ANGGIT ARDIYANTO

COUNTER ASYNCHRONOUS

Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian

LED dapat menyala pada arus searah (DC) maupun arus bolak balik (AC), yang membedakan adalah

Teknik Digital Dasar. Edisi 2. Pendekatan Praktis. Saludin Muis

PERCOBAAN 3 FLIP FLOP 1

Konsep dasar perbedaan

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

Percobaan 4 PENGUBAH SANDI BCD KE PERAGA 7-SEGMEN. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

SATUAN ACARA PERKULIAHAN Mata Kuliah : Rangkaian Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A Kode : KK

LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL

Jobsheet Praktikum FLIP-FLOP J-K

COUNTER ASYNCHRONOUS

Transkripsi:

PENCACAH (COUNTER) DAN REGISTER Aplikasi flip-flop yang paling luas pemakaiannya adalah sebagai komponen pembangun pencacah dan register. Pencacah termasuk dalam kelompok rangkaian sekuensial yang merupakan gabungan antara rangkaian kombinasional dan flip-flop. Dengan demikian flip-flop merupakan komponen utama dalam rangkaian pencacah.

Rangkaian Pencacah Serial (Tak Sinkron) : Q o Q Q 2 J Pr Q J Pr Q J Pr Q Pulsa masukan K Cr K Cr K Cr FF-0 FF- FF-2

Pulsa masukan dikenakan pada dari FF-0. Keluaran Q o dihubungkan ke pada FF-, dan keluaran Q dihubungkan ke dari FF-2. Bentuk gelombang keluaran pada setiap FF adalah : Pulsa masukan 2 3 4 5 6 7 8 Q 0 0 Q Q 2 0 0

. Keluaran FF-0, yaitu Q 0, mengalami perubahan keadaan tingkat logika (ter-toggle) pada setiap kali pulsa detak pada -nya mengalami transisi dari ke 0, sehingga gelombang keluaran pada Q 0 memiliki frekuensi sama dengan setengah (/2) dari frekuensi pulsa (detak) masukan. 2. Keluaran FF-, yaitu Q, mengalami perubahan keadaan tingkat logika (ter-toggle) pada setiap kali pulsa detak pada -nya mengalami transisi dari ke 0, sehingga gelombang keluaran pada Q memiliki frekuensi sama dengan setengah (/2) dari frekuensi Q 0 atau seperempat (/4) dari frekuensi pulsa (detak) masukan.

3. Keluaran FF-2, yaitu Q 2, mengalami perubahan keadaan tingkat logika (ter-toggle) pada setiap kali pulsa detak pada -nya mengalami transisi dari ke 0, sehingga gelombang keluaran pada Q 2 memiliki frekuensi sama dengan setengah (/2) dari frekuensi Q 0 atau seperdelapan (/8) dari frekuensi pulsa (detak) masukan. Secara umum dapat dikemukakan bahwa dengan N buah FF yang disusun serial akan menghasilkan frekuensi keluaran pada FF terakhir sebesar f N dan dituliskan sebagai : f N = (/2 N ).f 0 dengan f 0 adalah frekuensi detak masukan mulamula.

Q 2 Q Q 0 0 0 0 sebelum dikenakan pulsa detak 0 0 sesudah pulsa (pertama) 0 0 sesudah pulsa 2 (ke dua) 0 sesudah pulsa 3 (ke tiga) 0 0 sesudah pulsa 4 (ke empat) 0 sesudah pulsa 5 (ke lima) 0 sesudah pulsa 6 (ke enam) sesudah pulsa 7 (ke tujuh) 0 0 0 sesudah pulsa 8 (ke delapan),

Pencacah seperti di atas memiliki 2 3 = 8 keadaan yang berbeda (dari 000 s/d ) dan dikenal sebagai pencacah modulo 8 (tepatnya sebagai pencacah biner tak sinkron modulo 8 atau 3 bit). Secara umum dapat dikemukakan bahwa jika ada N buah FF (atau N bit) yang disusun seperti di atas maka pencacah itu memiliki 2 N keadaan yang berbeda dan dikatakan bahwa pencacah tersebut merupakan pencacah biner (N bit) modulo 2 N. Pencacah modulo 2 N akan mampu menghitung dari nol hingga setinggi 2 N - sebelum kembali ke keadaan nol-nya.

Bilangan modulo selalu sama dengan banyak kombinasi keadaan keluaran pencacah yang berbeda pada satu siklus (putaran) sebelum kembali ke keadaan awalnya. Banyaknya Modulo = 2 N. Bilangan modulo suatu pencacah tak sinkron juga menunjukkan pembagi frekuensi yang diperoleh pada FF terakhir.

Bila diingikan pencacah dengan bilangan modulo yang lebih kecil dari pada 2 N maka dapat dilakukan dengan memodifikasi pencacah modulo 2 N. Dasar modifikasinya adalah membuat pencacah tersebut melompati keadaan yang secara normal merupakan bagian dari deretan perhitungannya. FF-0 Pr J Q Q o Q FF- Pr J Q FF-2 J Pr Q Q 2 K Cr K Cr K Cr Masukan

Untuk membangun pencacah biner tak sinkron yang memulai penghitungan (pencacahan) dari nol dan memiliki bilangan modulo x adalah :. Tentukan banyaknya FF terkecil (paling sedikit) sedemikian hingga 2 N x dan hubungkan FF-FF tersebut menjadi pencacah tak sinkron. 2. Hubungkan keluaran NAND ke saluran Cr (Clear) setiap FF. 3. Tentukan keluran FF-FF mana yang akan berada pada keadaan tinggi () pada suatu hitungan sama dengan x, kemudian hubungkan keluaran FF-FF tersebut dengan saluran masukan gerbang NAND.

Pecacah tak sinkron modulo 0 J Q 0 J Q J Q 2 J Q 3 FF-0 FF- FF-2 FF-3 K K K K Cr Cr Cr Cr

Pada pencacah sinkron (paralel) berlaku :. Saluran untuk semua FF dihubungkan bersama sehingga detak masukan dikenakan pada setiap FF secara bersamaan (simultan). 2. Hanya FF paling depan, yang berkedudukan sebagai LSB, yang dikenai keadaan J = K = secara permanen. Saluran J dan K pada FF yang lain dikendalikan melalui kombinasi keluaran FF- FF yang sesuai. 3. Pencacah sinkron memerlukan lebih banyak persambungan (rangkaian) bila dibandingkan pencacah tak sinkron yang setara. 4. Pencacah sinkron lebih cepat karena dapat menghitung frekuensi detak yang lebih tinggi untuk selang waktu yang sama.

Pencacah sinkron modulo 5 Q 2 J 2 Q J Q 0 J 0 Q 2 K 2 Q K Q 0 K 0 detak

Register Register merupakan suatu piranti yang digunakan untuk menyimpan (sementara) data digit. Data di dalam register itu dapat digeser, dibaca ataupun dihapus. Register dapat disusun secara langsung dengan flipflop. Sebuah flip-flop (FF) dapat menyimpan (store) atau mengingat (memory) atau mencatat (register) data bit. Jika ada n buah FF tentu saja dapat menyimpan data n bit.

Pemindahan data antar register secara serial D X 2 D X D X 0 D Y 2 D Y D Y 0 Pulsa geser

Untuk memasukkan dan mengeluarkan data dapat dilakukan secara serial atau paralel. Cara serial berarti data dimasukkan atau dikeluarkan ke atau dari register secara beruntun bit demi bit. Cara paralel berarti data yang terdiri dari beberapa bit dimasukkan atau dikeluarkan ke atau dari register secara serempak. Dikenal 4 jenis register, yaitu :. Serial In Serial Out (SISO), 2. Serial In Paralel Out (SIPO), 3. Paralel In Serial Out (PISO), dan 4. Paralel In Paralel Out (PIPO).

Register Serial In Paralel Out (SIPO) Keluaran Paralel Q 3 Q 2 Q Q 0 OE Masukan serial D Q 3 D Q 2 D Q D Q 0 Pulsa geser

Soal-soal. Berapakah modulus (besar modulo) suatu pencacah yang mengeluarkan pencacahan dari : a. 0 s/d 5 b. 7 s/d 0 c. 0 s/d d. 2 s/d 5 e. 2 s/d 3. 2. Gambarkanlah diagram pewaktu (bentuk gelombang) pada pencacah biner 5 bit naik untuk 5 detak masukan.

3. Rancanglah suatu rangkaian pencacah riak (tak sinkron) yang dapat menyalakan LED selama 40 ms dan mematikannya selama 20 ms. Frekuensi detak yang dikenakan pada pencacah tersebut sebesar 00 Hz. 4. Rancanglah rangkaian pencacah biner sinkron naik modulo 7 dengan menggunakan flip-flop JK. Kemudian gambarkan bentuk gelombang pada setiap bit keluaran untuk 5 detak masukan!.

5. Rancanglah suatu rangkaian pencacah tak sinkron yang dapat mencacah 0--2-3-4-5-6-7-8-9-0- kemudian berhenti untuk menyalakan LED sebagai tanda bahwa proses pencacahan berhenti. Proses pencacahan tersebut dimulai dengan cara menekan suatu tombol. DITERUSKAN KE MULTIPLEKSER DAN DEMULTIPLEKSER