PERCOBAAN 6 SHIFT REGISTER 1

dokumen-dokumen yang mirip
Lutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER

BAB VIII REGISTER DAN COUNTER

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

=== PENCACAH dan REGISTER ===

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

Jobsheet Praktikum REGISTER

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

8. TRANSFER DATA. I. Tujuan

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

REGISTER DAN COUNTER.

REGISTER. uart/reg8.html

LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER

JENIS-JENIS REGISTER (Tugas Sistem Digital)

Register & Counter -7-

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

Transfer Register. Andang, Elektronika Komputer Digital 1

PERTEMUAN 11 REGISTER. misc/30-uart/reg8.html

PERCOBAAN 4 FLIP-FLOP 2

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

BAB VII DASAR FLIP-FLOP

1). Synchronous Counter

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

PERCOBAAN 2. FLIP-FLOP

PENCACAH (COUNTER) DAN REGISTER

DCH1B3 Konfigurasi Perangkat Keras Komputer

LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL

FLIP-FLOP JK (Tugas Sistem Digital) Oleh Riza Amelia ( ) Zaitun ( )

BAB III PERANCANGAN SISTEM

BAB 7 REGISTER Register

BAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:

BAB VIII REGISTER DAN COUNTER

PERCOBAAN 3 FLIP FLOP 1

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

Modul 6 : Rangkaian Sekuensial 2

PERCOBAAN 6 COUNTER ASINKRON

BAB III PERANCANGAN DAN REALISASI ALAT. modulator 8-QAM seperti pada gambar 3.1 berikut ini: Gambar 3.1 Blok Diagram Modulator 8-QAM

SISTEM KEAMANAN DENGAN MENGGUNAKAN CHIP EPROM TUGAS AKHIR OLEH: DIMAS ANGGIT ARDIYANTO

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

Tugas Mata Kuliah Pengantar Sistem Digital

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

Bab XI, State Diagram Hal: 226

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

PERTEMUAN 12 PENCACAH

Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

PERTEMUAN 12 PENCACAH

1). Synchronous Counter

Hanif Fakhrurroja, MT

PRAKTIKUM TEKNIK DIGITAL

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

BAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?

MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR

Rangkaian Sequensial. Flip-Flop RS

LEMBAR TUGAS MAHASISWA ( LTM )

MODUL I GERBANG LOGIKA DASAR

MODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R

Litar Logik Jujukan. Litar Logik Jujukan. Litar Logik Jujukan S-R LATCH. Litar Logik Jujukan. Elektronik Digit. Litar Logik Jujukan 1

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

BAB III PERANCANGAN SISTEM

PENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA

PENCACAH. Gambar 7.1. Pencacah 4 bit

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

FLIP-FLOP (BISTABIL)

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

BAB VI SISTEM DIGITAL

FLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari

Gambar 1.1 Logic diagram dan logic simbol IC 7476

PERCOBAAN 3a MULTIVIBRATOR

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

BAB I Tujuan BAB II Landasan Teori

MATERI RANGKAIAN SEKUENSIAL

MODUL PRAKTIKUM RANGKAIAN DIGITAL

Sistem Digital. Sistem Angka dan konversinya

BAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R

= = = T R = sifat memori. 2. Monostable. Rangkaian. jadi. C perlahan naik. g muatan. pulsa. Lab Elektronika. terjadi di. Industri. Iwan.

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

R E G I S T E R 8.1 Register Pemalang

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

3.TEORI SINGKAT 3.1. BILANGAN BINER

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

Jobsheet Praktikum FLIP-FLOP J-K

Jobsheet Praktikum FLIP-FLOP S-R

ADC ( Analog To Digital Converter Converter konversi analog ke digital ADC (Analog To Digital Convertion) Analog To Digital Converter (ADC)

BAB III PERANCANGAN ALAT

Output. Input R.Kombinasi Onal. Flip-Flop. Pulsa Clock. Pulsa Clock

MAKALAH TEKNIK DIGITAL

INSTRUMENTASI INDUSTRI (NEKA421)

BAB VIII COUNTER (PENCACAH)

KEGIATAN BELAJAR 1 SISTEM KOMPUTER

COUNTER ASYNCHRONOUS

1. Konsep Sistem Bilangan 2. Konsep Gerbang Logika 3. Penyederhanaan logika 4. Konsep Flip-Flop (Logika Sequensial) 5. Pemicuan Flip-Flop 6.

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

Transkripsi:

PECOBAAN 6 HIFT EGITE 1 6.1. TUJUAN : etelah melakukan percobaan ini mahasiswa diharapkan mampu : Menjelaskan prinsip kerja hift egister secara umum Membuat Paralel Input erial Output hift egister Membuat ecirculating egister (Johnson hift Counter) 6.2. PEALATAN : Modul ITF 12 6.3. DAA TEOI : Di dalam sistim digital, register digunakan sebagai tempat menyimpan sementara sebuah grup bit data. Bit-bit data ( 1 atau ) yang sedang berjalan di dalam sebuah sistim digital, kadang-kadang perlu dihentikan, di-copy, dipindahkan atau hanya digeser ke kiri atau ke kanan satu atau lebih posisi. hift egister mampu menjalankan fungsi-fungsi di atas serta menyimpan bit-bit data. ebagian besar shift egister dapat meng-handle perpindahan secara paralel maupun serial, serta dapat mengubah dari sistim serial ke paralel atau sebaliknya. angkaian dasar hift egister dapat dibuat dari beberapa Flip-flop sejenis, yang dihubungkan seperti pada gambar 1. Gambar tersebut menunjukkan hift egister 4-bit yang menerima 4 bit data paralel dan menggesernya 4 posisi ke kanan menuju peralatan digital yang lain. Pewaktuan dari proses penggeseran ini dilakukan oleh input clock Pergeseran satu posisi ke kanan dilakukan setiap satu input clock. Percobaan 6. 26 hift egister1

1 Paralel Load 1 D D D D 1 Peralatan Penerima erial X X X X pulsa 1 1 pulsa 2 2 pulsa 3 3 pulsa 4 4 D D D D 1 X X X D D D D 1 X X D D D D 1 X D D D D 1 Gambar 6.1. hift egister 4-bit yang digunakan untuk konversi Paralel to erial Percobaan 6. 27 hift egister1

Gambar 6.1 menjelaskan sebagai berikut : ebuah grup terdiri dari 4 buah D Flipflop.Langkah pertama adalah membebani register di atas dengan 1---. Paralel Load berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan diberikan melalui input D pada masing-masing flip-flop. elanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop sebelumnya. etiap penekanan clock menyebabkan penggeseran satu posisi ke kanan. Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa kabel transmisi serial (serial data, clock dan ground). Ada 4 macam konversi yang bisa dilakukan menggunakan hift egister, yaitu Paralel Input Paralel Output (PIPO), erial Input erial Output (IO), Paralel Input erial Output (PIO) dan erial Input Paralel Output (IPO). Ada pula ecirculating egister, yang menggeser data secara sirkulasi. 6.3.1. HIFT EGITE PAALEL INPUT EIAL OUTPUT egister jenis ini dapat meng-konversikan data paralel menjadi data serial. Langkah yang ditempuh seperti yang telah dijelaskan melalui gambar 6.1. POEDU PECOBAAN 1 : 1. Dengan menggunakan 4 buah -Flip-flop, buat rangkaian seperti gambar 6.2. D 3 D 2 D 1 D 3 2 1 Gambar 6.2. angkaian hift egister 4-bit Paralel Input erial Output Percobaan 6. 28 hift egister1

2. Hubungkan pada masing-masing flip-flop dengan input Manual. Hubungkan pula masing-masing pada flip-flop dengan input, bila kita ingin melakukan eset setiap saat, jka tidak, berikan input 1. 3. Pada input-input -nya berikan beban data dengan nilai D 3 D 2 D 1 D = 11. 4. Berikan nilai pada input dari flip-flop pertama. 5. Lakukan penekanan clock pertama dan amati perubahan yang terjadi pada output masing-masing flip-flop. Berikan penekanan berikutnya. Tulis hasilnya pada Tabel /N. 6. Amati output yang dihasilkan oleh flip-flop terakhir, yaitu, untuk setiap penekanan clock. Pada penekanan clock pertama sampai dengan ke-empat, bagaimana urutan data yang dihasilkan oleh dibandingkan dengan data yang dibebankan? 7. Ulangi langkah 3 s/d 6 untuk 3 set data input yang lain (masing-masing 4 bit). 6.3.2. ING HIFT COUNTE ecirculating data output flip-flop paling akhir ke input flip-flop paling awal dapat dilakukan dengan memberikan output pada 3 dan pada 3. Dengan koneksi semacam ing ini data-data yang telah dibebankan sebelumnya tidak pernah hilang. ejumlah n bit data yang sama akan muncul kembali setelah pergeseran sebesar n kali. POEDU PECOBAAN 2 : 1. Dengan menggunakan 4 buah -Flip-flop, buat rangkaian seperti gambar 6.3. D 3 D 2 D 1 D 3 2 1 Gambar 6.3. angkaian Johnson hift Counter 4-bit Percobaan 6. 29 hift egister1

2. Hubungkan pada masing-masing flip-flop dengan input Manual. 3. Hubungkan pula masing-masing pada flip-flop dengan input untuk me-reset rangkaian., 4. Berikan urutan data sebanyak 4 bit pada D 3 D 2 D 1 D (misal : 111) sebagai data awal.. 5. Lakukan penekanan clock sebanyal 1 kali, dan amati output masing-masing flip-flop. Tuliskan hasilnya pada Tabel Kebenaran. 6. Ulangi langkah 4 s/d 5 untuk data awal 111. 6.3.3. JOHNON HIFT COUNTE ama seperti ing hift Counter, Johnson hift Counter juga merupakan ecisculating hift egister. Bedanya adalah pada Johnson hift Counter, output dari flip-flop paling akhir diumpanbalikkan ke input flip-flop paling awal 3. Begitu pula output diumpan balikkan ke input 3. Karena ada persilangan pada output flip-flop terakhir, maka nilai input-input flip-flop paling awal berkebalikan dengan nilai output flip-flop paling akhir. POEDU PECOBAAN 3 : 1. Dengan menggunakan 4 buah -Flip-flop, buat rangkaian seperti gambar 6.4. D 3 D 2 D 1 D 3 2 1 Gambar 6.4. angkaian Johnson hift Counter 4-bit 2. Hubungkan pada masing-masing flip-flop dengan input Manual. 3. Hubungkan pula masing-masing pada flip-flop dengan input untuk me-reset rangkaian., 4. Berikan urutan data sebanyak 4 bit pada D 3 D 2 D 1 D (misal : 111) sebagai data awal.. Percobaan 6. 3 hift egister1

5. Lakukan penekanan clock sebanyal 1 kali, dan amati output masing-masing flipflop. Tuliskan hasilnya pada Tabel Kebenaran. 6. Ulangi langkah 4 s/d 5 untuk data awal 111. 6.4. TUGA : 1. Pada gambar 2, jika D 3 D 2 D 1 D = 1 dan input 3 = 1, berapa nilai 3 2 1 setelah clock ke-2? etelah clock ke-4? 2. Jika angkaian pada gambar 6.3. ditambahkan 2 buah Flip-flop lagi, dan data awal dibuat 11, berapa nilai 3 2 1 setelah clock ke-2? etelah clock ke-4? 3. ketsalah bentuk gelombang output dari, 1 dan 2 pada tujuh pulsa clock pertama untuk rangkaian gambar 6.5. 2 1 Gambar 6.5. angkaian untuk tugas 3. Percobaan 6. 31 hift egister1