Comparator, Parity Generator, Converter, Decoder

dokumen-dokumen yang mirip
Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

Encoder, Multiplexer, Demultiplexer, Shifter, PLA

DECODER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Decoder. 3. Mendesain rangkaian Decoder

Bilangan Bertanda (Sign Number)

Finite State Machine (FSM)

Flip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

GERBANG LOGIKA & SISTEM BILANGAN

Modul 3 : Rangkaian Kombinasional 1

BAB V UNTAI NALAR KOMBINATORIAL

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

BAB VI ENCODER DAN DECODER

BAB VI RANGKAIAN KOMBINASI

PRAKTIKUM 2 DECODER-ENCODER. JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T.

Teknik Digital. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

MULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer

SISTEM BILANGAN DIGITAL

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA SILABUS TEKNIK DIGITAL

MODUL I GERBANG LOGIKA

SATUAN ACARA PERKULIAHAN Mata Kuliah : Rangkaian Digital A

SISTEM DIGITAL 1. PENDAHULUAN

Sistem Bilangan dan Pengkodean -2-

MODUL 3 GERBANG LOGIKA DASAR

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A

SATUAN ACARA PERKULIAHAN Mata Kuliah : Sistem Digital A Kode : KK

Elektronika dan Instrumentasi: Elektronika Digital 2 Gerbang Logika, Aljabar Boolean. Yusron Sugiarto

Rangkaian Kombinasional

TEORI DASAR DIGITAL OTOMASI SISTEM PRODUKSI 1

TEKNIK DIGITAL KODE BILANGAN

Sistem Digital. Sistem Angka dan konversinya

Semarang, 10 Oktober Hormat Kami. Penulis KATA PENGANTAR

RANGKAIAN LOGIKA DISKRIT

TI [2 SKS] OTOMASI INDUSTRI MINGGU KE-4 LOGIKA OTOMASI. disusun oleh: Mokh. Suef Yudha Prasetyawan Maria Anityasari. Jurusan Teknik Industri 1

SISTEM SANDI (KODE) Suatu rangkaian pengubah pesan bermakna (misal desimal) menjadi sandi tertentu (misal biner) disebut enkoder (penyandi).

MODUL I PENGENALAN ALAT

Konsep dasar perbedaan

PRAKTIKUM RANGKAIAN LOGIKA PERCOBAAN 2 & 3 LABORATORIUM KOMPUTER JURUSAN TEKNIK ELEKTRO F.T.I. USAKTI. Th Akd. 1998/1999

Aljabar Boolean. Rudi Susanto

Elektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan. Yusron Sugiarto

Modul 5 : Rangkaian Sekuensial 1

RENCANA PEMBELAJARAN SEMESTER (RPS)

Basis Bilangan. Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

PERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR

BAB V RANGKAIAN ARIMATIKA

Representasi Boolean

RANGKAIAN PEMBANDING DAN PENJUMLAH

BAB III ALJABAR BOOLE (BOOLEAN ALGEBRA)

SILABUS MATAKULIAH. Indikator Pokok Bahasan/Materi Aktivitas Pembelajaran

SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283

Gerbang logika dasar: AND, OR, NOT, NAND dan NOR

LEMBAR TUGAS MAHASISWA ( LTM )

BAB III RANGKAIAN LOGIKA

TSK505 - Sistem Digital Lanjut. Eko Didik Widianto

REPRESENTASI DATA DATA REPRESENTATION

SISTEM KONVERTER KODE DAN ADDER

GERBANG LOGIKA. Keadaan suatu sistem Logika Lampu Switch TTL CMOS NMOS Test 1 Tinggi Nyala ON 5V 5-15V 2-2,5V TRUE 0 Rendah Mati OFF 0V 0V 0V FALSE

Papan Pergantian Pemain Sepak Bola Berbasis Digital Menggunakan IC4072 dan IC7447

BAB IX RANGKAIAN PEMROSES DATA

RENCANA PEMBELAJARAN SEMESTER (RPS) DAN RENCANA PELAKSANAAN PEMBELAJARAN (RPP)

DASAR DIGITAL. Penyusun: Herlambang Sigit Pramono DEPARTEMEN PENDIDIKAN NASIONAL DIREKTORAT PENDIDIKAN MENENGAH KEJURUAN

BAB II ARITMATIKA DAN PENGKODEAN

Representasi Data. M. Subchan M

1. Konsep Sistem Bilangan 2. Konsep Gerbang Logika 3. Penyederhanaan logika 4. Konsep Flip-Flop (Logika Sequensial) 5. Pemicuan Flip-Flop 6.

Sistem Bilangan. Rudi Susanto

BAB II SISTEM BILANGAN DAN KODE BILANGAN

TIN310 - Otomasi Sistem Produksi. h t t p : / / t a u f i q u r r a c h m a n. w e b l o g. e s a u n g g u l. a c. i d

Rangkaian Logika. Eko Didik Widianto. Sistem Komputer - Universitas eko didik widianto - siskom undip SK205 Sistem Digital 1 / 32

FPGA DAN VHDL TEORI, ANTARMUKA DAN APLIKASI

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

SEKOLAH TINGGI MANAJEMEN INFORMATIKA & KOMPUTER JAKARTA STI&K SATUAN ACARA PERKULIAHAN

2. Gambarkan gerbang logika yang dinyatakan dengan ekspresi Boole di bawah, kemudian sederhanakan dan gambarkan bentuk sederhananya.

Percobaan 9 MULTIPLEKSER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

TSK205 Sistem Digital. Eko Didik Widianto

Prodi Pendidikan Ilmu Komputer Fakultas Keguruan dan Ilmu Pendidikan Universitas Ubudiyah Indonesia. Ceramah, diskusi dan Demonstrasi

Latihan 19 Maret 2013

BAB V b SISTEM PENGOLAHAN DATA KOMPUTER (Representasi Data) "Pengantar Teknologi Informasi" 1

O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012

MK SISTEM DIGITAL SESI III GERBANG LOGIKA

ALJABAR BOOLEAN R I R I I R A W A T I, M. K O M L O G I K A M A T E M A T I K A 3 S K S

LAB #1 DASAR RANGKAIAN DIGITAL

Aplikasi Aljabar Boolean dalam Komparator Digital

Dari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.

PRAKTIKUM RANGKAIAN DIGITAL

BAB III GERBANG LOGIKA DAN ALJABAR BOOLEAN

4/27/2012 GALAT/ ERROR SIMPANGAN ATAU SELISIH DARI NILAI SEBENARNYA PADA VARIABEL YANG DIUKUR GALAT BERBEDA DENGAN SALAH GALAT DALAM PENGUKURAN

Dr. novrina

Rangkaian Logika. Kuliah#2 TKC205 Sistem Digital - TA 2013/2014. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

BAB II Sistem Kode Dalam Bilangan Biner

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

Materi #13. TKT312 - Otomasi Sistem Produksi T a u f i q u r R a c h m a n

18/09/2017. Fakultas Teknologi dan Desain Program Studi Teknik Informatika

ARITMATIKA ARSKOM DAN RANGKAIAN DIGITAL

KONSEP PENDAHULUAN. Sistem Digital

BAHAN AJAR SISTEM DIGITAL

Sistem. Bab 6: Combinational 09/01/2018. Bagian

PERCOBAAN 5. PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN K-MAP)

Gerbang Logika Dasar I

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

Rangkaian Logika. Kuliah#2 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.

MATERI 2 SISTEM BILANGAN DAN REPRESENTASI DATA

Transkripsi:

Comparator, Parity Generator, Converter, Decoder Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Oktober 2015

Bahan Presentasi Bagian 5 C O M P A R A T O R (Rangkaian yang melakukan Perbandingan 2 bit atau lebih) (15 menit) Sistem dan Logika Digital/2015 #1

Comparator 1-Bit (1) Spesifikasi: (2) Tabel kebenaran: (I/O) (3) K-map dan (4) Fungsi Boolean: (5) Rangkaian: Sistem dan Logika Digital/2015 #2

Comparator 2-Bit (1) (1) Spesifikasi: (2) Tabel kebenaran: (I/O) Sistem dan Logika Digital/2015 #3

Comparator 2-Bit (2) (3) K-map : B 0 A 1 A 0 B 1 +B 0 A 1 A 0 B 1 = B 0 A 0 (A 1 B 1 +A 1 B 1 ) = B 0 A 0 (A 1 B 1 ) (4) Fungsi Boolean: Sistem dan Logika Digital/2015 #4

Comparator 2-Bit (3) (5) Rangkaian : Sistem dan Logika Digital/2015 #5

Comparator 3-Bit (1) Bentuk persamaannya: Sistem dan Logika Digital/2015 #6

Comparator 3-Bit (2) Bentuk rangkaiannya: Sistem dan Logika Digital/2015 #7

Comparator n-bit Persamaan umumnya: Sistem dan Logika Digital/2015 #8

Bahan Presentasi Bagian 6 PARITY GENERATOR (Rangkaian yang menghasilkan Bit Paritas) (15 menit) Sistem dan Logika Digital/2015 #9

Generator Paritas (1) Contoh: Buatlah rangkaian Generator paritas 4 bit (2) Tabel kebenaran: (I/O) (3) K-map dan (4) Fungsi Boolean: Sistem dan Logika Digital/2015 #10

Generator Paritas (2) Rangkaiannya: Contoh penerapan generator paritas 8 bit: tap, merge, split Sistem dan Logika Digital/2015 #11

Binary Code (1) Tujuan: Untuk memudahkan komunikasi antara manusia dengan mesin (komputer) Kode BCD weighted: setiap posisi bit mempunyai bobot tertentu Kode BCD unweighted: posisi bit tidak mempunyai bobot tertentu Sistem dan Logika Digital/2015 #12

Binary Code (2) Contoh: Angka desimal 6 NBCD (8421): (0x8)+(1x4)+(1x2)+(0x1) = 0110 2421: (1x2)+(1x4)+(0x2)+(0x1) = 1100 84-2-1: (1x8)+(0x4)+(1x 2)+(0x 1) = 1010 Apa kelebihan masing-masing? NBCD: natural XS3, 2421, 84-2-1, dan 51111: berlaku komplemen 9 XS3: 1 desimal = 0100 komplemen = 8 desimal = 1011 84-2-1: 1 desimal = 0111 komplemen = 8 desimal = 1000 Sistem dan Logika Digital/2015 #13

Binary Code (3) Contoh keunikan XS3 dan NBCD: komplemen 9 - berlaku komplemen 9 - komplemen 9 = komplemen 1 - berlaku komplemen 9 Sistem dan Logika Digital/2015 #14

Binary Code (4) Code biner yang dilengkapi bit paritas: -bit 1 selalu ada 2 - nilai bit 1 < 10 -bit 1 selalu ada 2 -bit 1 paling kiri harus berbobot 5 atau 0 -bit 1 hanya ada 1 buah Sistem dan Logika Digital/2015 #15

Binary Code (5) Code biner berjarak satu bit (perubahan antar bilangan berurutan sebesar 1 bit) Non-reflektif (BCD code) Reflektif: Gray code XS3 Gray BCD code Sistem dan Logika Digital/2015 #16

Bahan Presentasi Bagian 7 CODE CONVERTER (Rangkaian yang mengubah satu nilai dengan nilai lainnya) (25 menit) Sistem dan Logika Digital/2015 #17

Code Converter (1) Contoh 1: Buatlah rangkaian untuk mengkonversi bilangan Gray ke bilangan Biner (2) Tabel kebenaran: (I/O) C dan D dibuat urut: 0, 1, 2, 3 untuk mempermu dah pengisian K- map nya (3) K-map dan (4) Fungsi Boolean: Sistem dan Logika Digital/2015 #18

Code Converter (2) (5) Rangkaian logika untuk konversi Gray ke Biner (NBCD) Sistem dan Logika Digital/2015 #19

Code Converter (3) Contoh 2: Buatlah rangkaian untuk mengkonversi bilangan XS3 ke bilangan NBCD (tanpa FDR) FDR = False Data Rejection (kombinasi bit-bit yang tidak termasuk XS3 tetap diproses) (2) Tabel kebenaran: (I/O) (3) K-map dan (4) Fungsi Boolean: Sistem dan Logika Digital/2015 #20

Code Converter (4) (5) Rangkaian logika untuk konversi XS3 ke NBCD Sistem dan Logika Digital/2015 #21

Code Converter (5) Contoh 3: Buatlah rangkaian untuk mengkonversi bilangan XS3 Gray ke bilangan Desimal (2) Tabel kebenaran: (I/O) (3) K-map: (4) Fungsi Boolean: (tanpa FDR) Sistem dan Logika Digital/2015 #22

Code Converter (6) (5) Rangkaian logika untuk konversi XS3 Gray ke Desimal: (tanpa FDR) dengan gerbang logika Sistem dan Logika Digital/2015 #23

Code Converter (7) (5) Rangkaian logika untuk konversi XS3 Gray ke Desimal: (dengan FDR) menggunakan decoder 4 to 16 Sistem dan Logika Digital/2015 #24

Code Converter (8) Contoh 5: Buatlah rangkaian untuk mengkonversi bilangan NBCD ke Seven- Segment menggunakan Decoder 4 to 16 (2) Tabel kebenaran: (I/O) Sistem dan Logika Digital/2015 #25

Code Converter (9) (5) Rangkaian logika untuk konversi NBCD ke Seven-Segment: (dengan FDR) Sistem dan Logika Digital/2015 #26

Bahan Presentasi Bagian 8 D E C O D E R (Rangkaian yang menghasilkan Bit output tertentu sesuai dengan bit input) (30 menit) Sistem dan Logika Digital/2015 #27

Decoders (1) Disebut juga sebagai Minterm/Maxterm Generator Merupakan perangkat kombinasional logic yang memiliki fungsi untuk mengaktifkan satu dari 2 n output sesuai dengan nilai inputnya Decoder berfungsi jika ENABLE ACTIVE LOW, yaitu jika dihubungkan dengan LOW VOLTAGE, jika sebaliknya maka tidak berfungsi Sistem dan Logika Digital/2015 #28

Decoders (2) Simbol: y y y... y 0 1 2 w w w n n n 1 1 w '...w ' w '...w ' w 1 1 1 '...w w 1...w w ' En En ' En n 2 1 n 1 1 0 En Sistem dan Logika Digital/2015 #29 0 0 0

Decoders 1-to-2 Simbol: (2) Tabel kebenaran: (4) Fungsi: y 0 = w 0 En y 1 = w 0 En nilai input menunjukkan nomor variabel yang aktif (5) Rangkaian: Sistem dan Logika Digital/2015 #30

Decoders 2-to-4 Simbol: (4) Fungsi: y 0 = w 1 w 0 En y 1 = w 1 w 0 En y 2 = w 1 w 0 En y 3 = w 1 w 0 En (5) Rangkaian: (2) Tabel kebenaran: Sistem dan Logika Digital/2015 #31

Decoders 3-to-8 (1) Simbol: Sistem dan Logika Digital/2015 #32

Decoders 3-to-8 (2) (2) Tabel kebenaran: Sistem dan Logika Digital/2015 #33

Decoders 3-to-8 (2) (5) Rangkaian: Implementasi dengan NAND dan NOT Sistem dan Logika Digital/2015 #34

Contoh Kasus 1 Implementasikan fungsi di bawah ini dengan decoder 3-to-8: F(A,B,C) = m(1,3,4,7)(h) G(A,B,C) = M(1,3,4,7)(H) Jawab: Sistem dan Logika Digital/2015 #35

Contoh Kasus 2 (1) Bagaimana jika input A = aktif H, sedangkan input B dan C aktif L? Solusi 1: Ubah rangkaian internal decoder (difficult or impossible!) Solusi 2: F sop [A(H),B(L),C(L)] = F sop [A,B,C ](H) G pos [A(H),B(L),C(L)] = G pos [A,B,C ](H) Bit-bit B dan C masing-masing di-inversi-kan: m 1 = 001 010 = m 2 m 3 = 011 000 = m 0 m 4 = 100 111 = m 7 m 7 = 111 100 = m 4 Sistem dan Logika Digital/2015 #36

Contoh Kasus 2 (2) Persamaan menjadi: F sop [A(H),B(L),C(L)] = G pos [A(H),B(L),C(L)] = Modifikasi rangkaiannya m(0,2,4,7)(h) M(0,2,4,7)(H) Solusi 3: Tambahkan hardware (NOT) pada input B dan C di decoder Sistem dan Logika Digital/2015 #37

Contoh Kasus 3 Implementasikan persamaan berikut dengan decoder 3-to-8 yang tersusun dari gabungan antara decoder 1-to-2 dan decoder 2-to-4: F(A,B,C) = m(1,3,5,7)(h) G(A,B,C) = M(1,3,5,7)(H) Jawab: Jika diimplementasikan dengan decoder 1-to-2, berarti memerlukan 4 buah decoder 1- to-2 dan 1 buah decoder 2-to-4 Ada solusi lain? Sistem dan Logika Digital/2015 #38

Contoh Kasus 4 Buatlah decoder 3-to-8 dari decoder 2-to-4! Jawab: Decoder 1-to-2 Sistem dan Logika Digital/2015 #39

Contoh Kasus 5 (1) Buatlah decoder 4-to-16 dari decoder 2-to-4! Jawab: (satu notasi lojik) Sistem dan Logika Digital/2015 #40

Contoh Kasus 5 (2) Jawab: (2 satu notasi lojik: aktif Low dan aktif High) Sistem dan Logika Digital/2015 #41

Soal Latihan (1) Implementasikan Generator Paritas dengan menggunakan decoder 4-to-16! Sistem dan Logika Digital/2015 #42 20090327 #42

Soal Latihan (2) A B ( ) 2 + ( ) + 2 y-bit Implementasikan diagram blok di atas dengan menggunakan DEC 2-to-4, dimana: a. A(H), B(L) b. A(L), B(L) Sistem dan Logika Digital/2015 #43

Pustaka [TIN91] Tinder, Richard F. 1991. Digital Engineering Design : A Modern Approach. - edition. Prentice Hall. Sistem dan Logika Digital/2015 #44