8. TRANSFER DATA. I. Tujuan

dokumen-dokumen yang mirip
MODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

PENCACAH. Gambar 7.1. Pencacah 4 bit

7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.

BAB VIII REGISTER DAN COUNTER

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

PERCOBAAN 4 FLIP-FLOP 2

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

=== PENCACAH dan REGISTER ===

BAB VIII REGISTER DAN COUNTER

Register & Counter -7-

PERCOBAAN 6 COUNTER ASINKRON

Jobsheet Praktikum FLIP-FLOP D

Modul 5 : Rangkaian Sekuensial 1

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

COUNTER ASYNCHRONOUS

1). Synchronous Counter

BAB 7 REGISTER Register

5.1. TUJUAN 1. Mengenal, mengerti dan memahami operasi dasar rangkaian flip-flop. 2. Mengenal berbagai macam IC flip-flop.

LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER

BAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:

BAB VIII COUNTER (PENCACAH)

BAB VII FLIP FLOPS. Gate-gate logika kombinatorial. Elemenelemen. memori. Input-input eksternal. Gambar 7.1 Diagram Sistem Digital Umum

Modul 6 : Rangkaian Sekuensial 2

FLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

Jobsheet Praktikum REGISTER

1). Synchronous Counter

Hanif Fakhrurroja, MT

MODUL DASAR TEKNIK DIGITAL

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

Tugas Mata Kuliah Pengantar Sistem Digital

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

PERTEMUAN 12 PENCACAH

INSTRUMENTASI INDUSTRI (NEKA421)

COUNTER ASYNCHRONOUS

Dari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

ANALOG TO DIGITAL CONVERTER

SISTEM KEAMANAN DENGAN MENGGUNAKAN CHIP EPROM TUGAS AKHIR OLEH: DIMAS ANGGIT ARDIYANTO

Jobsheet Praktikum FLIP-FLOP S-R

MULTIPLEKSER DAN DEMULTIPLEKSER

MODUL PRAKTIKUM RANGKAIAN DIGITAL

PERTEMUAN 12 PENCACAH

Gambar 1.1 Logic diagram dan logic simbol IC 7476

MODUL I TEGANGAN KERJA DAN LOGIKA

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

MODUL II GATE GATE LOGIKA

REGISTER. uart/reg8.html

A0 B0 Σ COut

Gambar 4.2 Rangkaian keypad dan LED

ADC-DAC 28 IN-3 IN IN-4 IN IN-5 IN IN-6 ADD-A 5 24 IN-7 ADD-B 6 22 EOC ALE msb ENABLE CLOCK

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

METODE PENELITIAN. Elektro Universitas Lampung. Penelitian di mulai pada bulan Oktober dan berakhir pada bulan Agustus 2014.

Modul 7 : Rangkaian Sekuensial 3

BAB VI RANGKAIAN ARITMATIKA

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

Jobsheet Praktikum FLIP-FLOP J-K

PENCACAH (COUNTER) DAN REGISTER

PRAKTIKUM TEKNIK DIGITAL

FLIP-FLOP (BISTABIL)

Percobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

PERCOBAAN 6 SHIFT REGISTER 1

ADC ( Analog To Digital Converter Converter konversi analog ke digital ADC (Analog To Digital Convertion) Analog To Digital Converter (ADC)

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

MODUL I GERBANG LOGIKA DASAR

Jobsheet Praktikum PARALEL ADDER

BAB VI RANGKAIAN-RANGKAIAN ARITMETIK

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

Lutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

BAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

2. GATE GATE LOGIKA. I. Tujuan 1. Menyelidiki operasi logika dari gate-gate logika 2. Membuktikan dan mengamati oiperasi logika dari gate-gate logika.

Sistem Digital. Flip-Flop -6- Sistem Digital. Missa Lamsani Hal 1

BAB III PERANCANGAN SISTEM

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

BAB I Tujuan BAB II Landasan Teori

JENIS-JENIS REGISTER (Tugas Sistem Digital)

Bab XI, State Diagram Hal: 226

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

BAB I : APLIKASI GERBANG LOGIKA

Percobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

LAB PTE - 05 (PTEL626) JOBSHEET 8 (ADC-ANALOG TO DIGITAL CONVERTER)

MATERI RANGKAIAN SEKUENSIAL

LAPORAN PRAKTIKUM RANGKAIAN LOGIKA (TEGANGAN KERJA DAN LOGIKA)

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

MODUL MATA KULIAH PRAKTIKUM TEKNIK DIGITAL

Jobsheet Praktikum ENCODER

3.TEORI SINGKAT 3.1. BILANGAN BINER

Dalam pengukuran dan perhitungannya logika 1 bernilai 4,59 volt. dan logika 0 bernilai 0 volt. Masing-masing logika telah berada pada output

DAC - ADC Digital to Analog Converter Analog to Digital Converter

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

Transkripsi:

8. TRANSFER DATA I. Tujuan 1. Membuat rangkaian transfer data seri dan transfer data secara paralel dengan menggunakan IC yang berisi JK-FF dan D-FF. 2. Mengamati operasi transfer data seri dan dan transfer data parallel yang menggunakan IC yang berisi JK-FF dan D-FF. II. Dasar Teori Pada sistim digital operasi transfer data dari suatu register ke register yang lain sering ditemui. Pemindahan data ini dapat dilakukan secara seri atau secara parallel. Setelah operasi transfer data yang tersimpan pada suatu register akan sama dengan data register yang dituju, sedangkan data pada register asal bergantung pada teknik transfer (pemindahan) yang digunakan. Transfer data secara teknik parallel akan mempunyai data yang sama pada register asal dan register tujuan setelah terjadi operasi transfer. Dalam hal ini semua data dipindahkan secara serentak atas komando pulsa CK yang dibutuhkan utuk memindahkan data adalah hanya satu pulsa. Oleh karena itu waktu yang dibutuhkan sangat singkat. Pada transfer data secara seri, setelah terjadi operasi isi register asal berbeda dengan isi register tujuan. Atas komando pulsa CK, data dipindahkan satu persatu. Jumlah pulsa yang dibutuhkan untuk memindahkan data sama dengan banyaknya bit (biner digit) dari register yang bersangkutan. Apabila terdapat N-bit register maka akan dibutuhkan pulsa sebanyak N untuk transfer data. Jadi dapat dimengerti bahwa waktu yang dibutuhkan untuk memindahkan data lebih lama dibandingkan secara seri. Akan tetapi teknik seri mempunyai rangkaian yang lebih sederhana yang berarti lebih ekonomis. Dengan demikian dapat dimengerti bahwa teknik yang digunakan adalah bergantung kepada spesifikasi sistem tertentu. Artinya bila diinginkan operasi rangkaian cepat maka digunakan transfer parallel. Petunjuk Praktikum Rangkaian Logika / Transfer Data 34

III. Diagram Rangkaian Gambar 23 Gambar - 24 IV. Peralatan dan Komponen 1. Catu daya 5V : 1 buah 2. Generator pulsa : 1 buah 3. Modul LED : 1 buah 4. Modul IC : 5 buah 5. IC : 7474 : 1 buah 7475 : 1 buah 7476 : 1 buah 6. Kabel penghubung secukupnya. V. Langkah Kerja 1. Buatlah rangkaian seperti Gambar - 23, dimana register X dibangun dengan IC 7474 dan register Y dengan IC 7476. 2. Bila telah benar, hidupkan Catu Daya dan Generator pulsa. Petunjuk Praktikum Rangkaian Logika / Transfer Data 35

3. Dengan menggunakan input asinkron SET dan PRESET berikan tanda register X sesuai dengan tabel pengamatan. 4. Berikan pulsa positif dan amati keadaan output kedua register. 5. Setiap pemberian pulsa catat hasil pengamatan pada tabel. Perlu diketahui bahwa operasi transfer telah selesai bila isi dari register X telah dipindahkan. 6. Ganti IC 7476 dengan IC 7475 dan ulangi prosedur diatas. 7. Buatlah rangkaian seperti gambar - 24, dimana register X dengan IC 7474 dan register Y dengan 7475. 8. Dengan menggunakan input asinkron SET dan RESET berikan data register X sesuai dengan tabel pengamatan. 9. Berikan pulsa positif dan amati kedua register. 10. Ulangi prosedur diatas untuk data yang lain. 11. Ganti IC 7475 dengan IC 7476 dan ulangi prosedur diatas dengan memberikan pulsa negatif. 12. Buka kembali rangkaian dan kembalikan peralatan dan komponen serta buatlah laporan sementara. VI. Tugas dan Pertanyaan : 1. Berapakah dibutuhkan pulsa untuk mentransfer data pada Gambar - 23 Dan Gambar - 24. Jelaskan!. 2. Apakah perbedaan hasil pengamatan dari kedua rangkaian? Berikan penjelasan saudara seperlunya. 3. Bandingkan hasil pengamatan dengan hasil teoritis! 4. Berapakah dibutuhkanjumlah pulsa untuk N-bit register? 5. Berapa detikkah dibutuhkan untuk mentransfer 16-bit bila frekuensi CK yang diberikan = 12 Hz?. Petunjuk Praktikum Rangkaian Logika / Transfer Data 36

VII. Data Hasil Percobaan Tabel pengamatan 11. Data Pengamatan gambar - 23 Clock X3 X2 X1 X0 Y3 Y2 Y1 Y0 0 0 1 0 1 0 0 0 0 1 2 3 4 Tabel Pengamatan 12. Data pengamatan gambar 24 Clock X3 X2 X1 X0 Y3 Y2 Y1 Y0 0 0 1 0 1 0 0 0 0 1 2 3 4 Catatan : Gunakan data lain yang anda buat sendiri! Petunjuk Praktikum Rangkaian Logika / Transfer Data 37

VIII. Analisa Petunjuk Praktikum Rangkaian Logika / Transfer Data 38

--------------------------------------------------------------------------------------- IX. Kesimpulan X. Daftar Pustaka Petunjuk Praktikum Rangkaian Logika / Transfer Data 39